UNIVERSIDAD DE CUENCA



FACULTAD DE INGENIERÍA

ESCUELA DE INGENIERÍA ELECTRÓNICA Y TELECOMUNICACIONES

MEMORIA TÉCNICA DEL PROYECTO DE TITULACIÓN "IMPLEMENTACIÓN DE TÉCNICAS DE COMUNICACIONES DIGITALES SOBRE UN DISPOSITIVO FPGA"

UNIVERSIDAD DE CUENCA

Proyecto previo a la obtención del título de Ingeniero en Electrónica y Telecomunicaciones

Autores:

Luis David García Ruiz. Paúl Xavier Verdugo Ríos.

Director:

Ing. Kenneth Samuel Palacio Baus, MSc.

Co-Director:

Ing. Lizandro Damian Solano Quinde, PhD.

Cuenca - Ecuador 2016



Resumen

Palabras clave: FPGA, Moduladores, Sistemas Digitales, Radio Definida por Software (SDR), GNU Radio.

Los sistemas de comunicación cuentan con varias etapas, siendo una de las más importantes, aquella relacionada con la modulación de señales. En este proyecto se explora la implementación de diferentes esquemas de modulación digital sobre un dispositivo de tipo FPGA con el objetivo de mostrar su versatilidad en el contexto de su uso en el desarrollo de sistemas de telecomunicaciones gracias a sus características propias de ser reconfigurable y altamente flexible. Es así que se implementan los esquemas de modulación ASK, FSK, PSK y QAM sobre la tarjeta de desarrollo sobre FPGA Spartan 3E de Xilinx, como parte de un sistema integral que incluye una etapa de amplificación y acople de radio frecuencia para transmitir señales de manera inalámbrica.

En este contexto, y con el fin de evaluar la efectividad de los sistemas de modulación implementados, se hace uso del software GNU Radio, que constituye una herramienta de código abierto para el desarrollo y experimentación con sistemas de comunicaciones. Su uso se enfoca en la evaluación de la funcionalidad del modulador implementado sobre el FPGA para las diferentes posibilidades evaluadas. Mediante aplicación de distintos procesos experimentales, se logra evaluar la tasa de error en la transmisión de datos para cada modulación, para transmisiones realizadas sobre una fuente de datos determinada y con un intervalo de confianza de 95 %. La información transmitida es procesada en un computador personal mediante Matlab, lo que favorece el análisis de los resultados obtenidos.

David García R., Paúl Verdugo R.



Abstract

Keywords: FPGA, Modulators, Digital Systems, Software Defined Radio (SDR), GNU Radio.

Communication systems comprise several stages being the stage related to input signal modulation, one of the most important phases. This project explores the implementation of different modulation schemes on an FPGA device from the manufacturer Xilinx, in order to show its versatility related to making use of this type of devices in developing telecommunication systems given its flexibility feature. Thus, ASK, FSK, PSK and QAM modulations are implemented over a Spartan 3E development board as part of an integrated system which includes a radio frequency amplification and coupling stage that enables the system to transmit signals wirelessly.

In this context and aiming to evaluated the performance of the implemented modulation schemes, we make use of the GNU Radio software, which comprises a set of tools focused on testing, learning and developing communication systems. This software is employed to test our modulations implementation by the definition of different experimental processes that yield an estimation of bit error rates within a confidence interval of 95%. Received information is processed at a personal computer running Matlab which support our results analysis.

David García R., Paúl Verdugo R.



Índice general

	Resu	ımen .		2
	Abst	tract.		4
	Índi	ce gene	ral	6
	,		guras	9
	,		ablas	12
1.	Intr	oducci	ión	31
	1.1.	Plante	eamiento del Problema	31
	1.2.		vos	33
		1.2.1.		33
			Objetivos Específicos	33
2	Two	haina I	Relacionados	35
۷.	Ha	vajos i	telacionados	3 0
3.	Des	arrollo	del Sistema	39
	3.1.	Esque	mas de Modulación Digital	39
		3.1.1.	Modulación por Desplazamiento de Amplitud	39
		3.1.2.	Modulación por Desplazamiento de Frecuencia	40
		3.1.3.	Modulación por Desplazamiento de Fase	42
		3.1.4.	Modulación de Amplitud en Cuadratura	44
	3.2.	Desarr	collo del Transmisor	46
		3.2.1.	Field Programmable Gate Array	47
		3.2.2.	Conversor Digital-Analógico - DAC	48
		3.2.3.	Amplificación de Radiofrecuencia RF	52
	3.3.	Impler	mentación de Modulaciones Digitales en FPGA	53
		3.3.1.	Generación de portadora	53
		3.3.2.	Modulación 2-ASK	54
		3.3.3.	Modulación 4-ASK	56
		3.3.4.	Modulación 8-ASK	58



		3.3.5.	Modulación 2-FSK	60
		3.3.6.	Modulación 2-PSK	62
		3.3.7.	Modulación 4-PSK	63
		3.3.8.	Modulación 8-PSK	65
		3.3.9.	Modulación 16-QAM	67
	3.4.	Desarr	rollo del Receptor	69
		3.4.1.	Implementación del Sistema de Recepción	. 70
		3.4.2.	Software GNU Radio	. 72
	3.5.	Imple	mentación de Demoduladores a través de <i>GNU</i>	
		Radio	$Companion \dots \dots \dots \dots \dots \dots$. 78
		3.5.1.	Demodulador de Desplazamiento por Frecuen-	
			$\operatorname{cia}, FSK \dots \dots \dots \dots \dots \dots$. 78
		3.5.2.	Demodulador de Desplazamiento de Fase, PSI	K 80
		3.5.3.	Demodulador de Amplitud en Cuadratura, QA	M 83
		3.5.4.	Demodulador de Desplazamiento Amplitud,	
			ASK	85
4.			n del Sistema	93
	4.1.		dimiento para la Realización de Pruebas y Me-	
		dicion		. 93
		4.1.1.	Protocolo para la Realización del Primer Ex-	
			perimento	. 94
		4.1.2.	1	
			perimento	
	4.2.		ación Cuantitativa	
			Evaluación del Experimento 1	
		4.2.2.	Evaluación del Experimento 2	. 118
5 .	Cor	clusio	nes y Trabajos Futuros	135
	5.1.	Concl	$usiones \dots \dots \dots \dots \dots$	135
	5.2.	Traba	jos Futuros	136
Aı	iexo	S		138
Bi	bliog	grafía.		147

Índice de figuras.

1.1.	Esquema de transmisión planteado	32
3.1.	Modulación digital ASK. Imagen tomada de [24]	40
3.2.	Esquema de un modulador ASK. Imagen tomada de	
	[34]	40
3.3.	Modulación digital FSK. Imagen tomada de [24]	41
3.4.	Generación de FSK mediante conmutador electróni-	
	co. Imagen tomada de [34]	41
3.5.	Generación de FSK mediante oscilador de frecuencia	
	variable. Imagen tomada de [34]	42
3.6.	Modulación digital PSK. Imagen tomada de [24]	43
3.7.	Generación de PSK mediante oscilador de frecuencia	
	variable. Imagen tomada de [34]	43
3.8.	Diagrama vectorial de una modulación 4-PSK. Ima-	
	gen tomada de [34]	44
3.9.	Diagrama transmisor 16-QAM. Imagen tomada de [29].	44
3.10.	Diagrama de constelación de 16-QAM. i_0 e i_1 indican	
	el mapeo de amplitud en fase y q_0 y q_1 indican el	
	mapeo de amplitud en cuadratura. Imagen tomada	
	de [11]	45
3.11.	Spartan 3E starter kit de Xilinx	48
3.12.	DAC R-2R. Figura tomada de Proteus 8.0	50
	Señal tipo seno muestreada	51
3.14.	Filtro pasabajos de segundo orden Sallen y Key. <i>Ima-</i>	
	gen tomada de [15]	52
3.15.	Señal sinusoidal generada con el FPGA	54
3.16.	Señal modulada 2-ASK	55
3.17.	Señal modulada 2-ASK en el dominio de la frecuencia.	56



3.18.	Señal modulada 4-ASK	57
3.19.	Señal modulada 4-ASK en el dominio de la frecuencia.	58
3.20.	Señal modulada 8-ASK	59
3.21.	Señal modulada 8-ASK en el dominio de la frecuencia.	60
3.22.	Señal modulada 2-FSK	61
3.23.	Señal modulada 2-FSK en el dominio de la frecuencia.	61
3.24.	Señal modulada 2-PSK	62
3.25.	Señal modulada 2-PSK en el dominio de la frecuencia.	63
3.26.	Señal modulada 4-PSK	64
3.27.	Señal modulada 4-PSK en el dominio de la frecuencia.	64
3.28.	Diagrama de constelacion 4-PSK	65
3.29.	Señal modulada 8-PSK	66
3.30.	Diagrama de constelacion 8-PSK	66
3.31.	Señal modulada 8-PSK en el dominio de la frecuencia.	67
3.32.	Señal modulada 16-QAM	68
3.33.	Espectro de frecuencias de modulación 16-QAM	69
3.34.	Sistema receptor basado en GNU Radio	70
3.35.	Configuración del bloque RTL-SDR de GNU-RADIO.	
	Se muestran las configuraciones establecidas para el	
	hardware receptor SDR	73
3.36.	Configuración del bloque de filtro pasa banda de GNU-	
	RADIO. Se muestran las configuraciones establecidas	
2 2 =	para el filtro.	75
3.37.	Bloques generadores de gráficas y sus parámetros con-	
0.00	figurables	77
3.38.	Implementación del demodulador FSK mediante el	70
2 20	uso del bloque $Demod\ GFSK$	79
	FFT de una señal 4-PSK recibida	81
3.40.	Diagramas de constelación para 2,4 y 8 PSK a dife-	00
9 41	rentes distancias	82
3.41.	Implementación del demodulador PSK mediante el	02
2 40	uso del bloque $Demod PSK$	83
5.42.	Implementación del demodulador QAM mediante el	Q A
9 49	uso del bloque $Demod\ PSK$	84
ა.4ა.	FFT de una señal 16-QAM recibida a una distancia	Q A
	de 40cm	84



3.44.	Implementación del demodulador ASK mediante el	
	uso de diferentes bloques de GRC	. 85
3.45.	Magnitud de la señal recibida ASK	. 86
3.46.	Magnitud de la señal recibida ASK	. 89
3.47.	Demodulación de señales ASK	. 90
3.48.	FFT de señal ASK recibida	. 91
4.1.	Resultados obtenidos del BER por cada palabra enviada, 2-ASK	. 98
4.2.	Resultados Obtenidos del BER promedio por cada	
4.3.	palabra enviada, 2-ASK	
4.4.	viada, 4-ASK	. 101
4 5	palabra enviada, 4-ASK	. 102
4.5.	Resultados obtenidos del BER por cada palabra enviada, 2-PSK	. 104
4.6.	Resultados Obtenidos del BER promedio por cada palabra enviada, 2-PSK	. 105
4.7.	Resultados obtenidos del BER por cada palabra enviada, 4-PSK	
4.8.	Resultados Obtenidos del BER promedio por cada palabra enviada, 4-PSK	
4.9.	Comparación de diagramas de constelación de 2, 4	. 100
	y 8-PSK a una distancia de 190cm, 164cm y 100cm respectivamente	. 110
4.10.	Resultados obtenidos del BER por cada palabra enviada, 8-PSK	. 111
4.11.	Resultados Obtenidos del BER promedio por cada palabra enviada, 8-PSK	119
4.12.	Resultados obtenidos del BER por cada palabra en-	
1 19	viada, 2-FSK	. 114
	Resultados Obtenidos del BER promedio por cada palabra enviada, 2-FSK	. 115
4.14.	Resultados Obtenidos del BER promedio por cada palabra enviada, 16QAM	. 116



4.15.	Resultados obtenidos del BER por cada palabra en-
	viada, 16-QAM
4.16.	Resultados obtenidos del BER con diferentes distan-
	cias entre emisor y receptor por cada palabra enviada,
	2-ASK
4.17.	Resultados obtenidos del BER con diferentes distan-
	cias entre emisor y receptor por cada palabra enviada,
	4-ASK
4.18.	Resultados obtenidos del BER por cada palabra en-
	viada, 2-PSK
4.19.	Resultados obtenidos del BER por cada palabra en-
	viada, 4-PSK
4.20.	Resultados obtenidos del BER por cada palabra en-
	viada, 8-PSK
4.21.	Resultados obtenidos del BER por cada palabra en-
	viada, 2-FSK
4.22.	Resultados obtenidos del BER por cada palabra en-
	viada, 16-QAM
5.1.	Esquema TOP del conversor R-2R
5.2.	Esquema Bottom del conversor R-2R
5.3.	Esquema de Fuente simétrica de voltaje
5.4.	Esquema TOP de la fuente de alimentación 141
5.5.	Esquema Bottom de la fuente de alimentación 141
5.6.	Conector Digilent Hirose de 100 pines
5.7.	Amplificador de rafiofrecuencia
5.8.	Receptor de televisión digital y radio FM 143
5.9.	Convertidor de Frecuencias
5.10.	Vista superior del conversor R-2R
	Vista inferior del conversor R-2R
	Fuente simétrica de voltaje
5.13.	Transmisor de modulaciones digitales
5.14.	Receptor de modulaciones digitales

Índice de tablas.

3.1.	Equivalencia binario-decimal	56
3.2.	equivalencia binario-decimal en 8-ASK	58
3.3.	Tabla de verdad convertidor canal I	67
3.4.	Tabla de verdad convertidor canal $Q \ldots \ldots$	67
3.5.	Potencias de salida del amplificador de radio frecuencia.	69
3.6.	Valores de Ganancias Configurables para el Receptor	
	SDR	72
3.7.	Cuantificación según rangos de valores de entrada al	
	bloque $Quantizer$ de GRC	87
4.1.	Resultados del promedio del BER para 2-ASK por	
	palabra en porcentaje	99
4.2.	Resultados del promedio del BER para 4-ASK por	
	palabra en porcentaje	00
4.3.	Resultados del promedio del BER para 2-PSK por	
	palabra en porcentaje	05
4.4.	Resultados del promedio del BER para 4-PSK por	
	palabra en porcentaje	.06
4.5.	Resultados del promedio del BER para 8-PSK por	
	palabra en porcentaje	12
4.6.	Resultados del promedio del BER para FSK por pa-	
	labra en porcentaje	15
4.7.	Resultados del promedio del BER para QAM por pa-	
	labra en porcentaje	16





Yo, Luis David García Ruiz, autor de la tesis Implementación de técnicas de comunicaciones digitales sobre un dispositivo FPGA, certifico que todas las ideas, opiniones, y contenidos expuestos en la presente investigación, son de exclusiva responsabilidad de sus autores.

Cuenca, Octubre 2016.

Luis David García Ruiz C.I. 0105073779





Yo, Paúl Xavier Verdugo Ríos, autor de la tesis Implementación de técnicas de comunicaciones digitales sobre un dispositivo FPGA, certifico que todas las ideas, opiniones, y contenidos expuestos en la presente investigación, son de exclusiva responsabilidad de sus autores.

Cuenca, Octubre 2016.

Paúl Xavier Verdugo Ríos

C.I. 0105088090





Yo, Luis David García Ruiz, autor de la tesis Implementación de técnicas de comunicaciones digitales sobre un dispositivo FPGA, reconozco y acepto el derecho de la Universidad de Cuenca, en base al Art. 5 literal c) de su Reglamento de Propiedad Intelectual, de publicar este trabajo por cualquier medio conocido o por conocer, al ser este requisito para la obtención de mi título de Ingeniero en Electrónica y Telecomunicaciones. El uso que la Universidad de Cuenca hiciere de este trabajo, no implicará afección alguna de mis derechos morales o patrimoniales como autor.

Cuenca, Octubre 2016.

Luis David García Ruiz

C.I. 0105073779







Yo, Paúl Xavier Verdugo Ríos, autor de la tesis Implementación de técnicas de comunicaciones digitales sobre un dispositivo FPGA, reconozco y acepto el derecho de la Universidad de Cuenca, en base al Art. 5 literal c) de su Reglamento de Propiedad Intelectual, de publicar este trabajo por cualquier medio conocido o por conocer, al ser este requisito para la obtención de mi título de Ingeniero en Electrónica y Telecomunicaciones. El uso que la Universidad de Cuenca hiciere de este trabajo, no implicará afección alguna de mis derechos morales o patrimoniales como autor.

Cuenca, Octubre 2016.

Paúl Xavier Verdugo Ríos

C.I. 0105088090





CERTIFICO

Que el presente proyecto de titulación: Implementación de técnicas de comunicaciones digitales sobre un dispositivo FPGA fue dirigido por mi persona.

Cuenca, Octubre 17 de 2016.

Ing. Kenneth Samuel Palacio Baus, MSc. Director de Poyecto de Titulación





CERTIFICO

Que el presente proyecto de titulación: Implementación de técnicas de comunicaciones digitales sobre un dispositivo FPGA fue co-dirigido por mi persona.

Ing. Lizandro Damian Solano-Quinde, PhD. Co-Director de Proyecto de Titulación



Agradecimientos

Agradecemos a nuestros directores de tesis, Ing. Kenneth Palacio e Ing. Lizandro Solano, por el apoyo económico y académico, la confianza, y dedicación de tiempo. Con sus conocimientos nos orientaron en la correcta realización de este proyecto.

Agradecemos también a nuestros profesores, quienes a lo largo de la carrera nos han formado para ser buenos profesionales. Ustedes nos motivaron a lograr nuestras metas.

Agradecemos de manera especial a los ingenieros, Remigio Guevara y Luis Gonzales, por su apoyo al brindarnos los equipos necesarios para realizar el proyecto.



Dedicatoria

A mis padres Rubén y Jenny por estar siempre presentes como ejemplo de perseverancia, por su comprensión, amor y ayuda en los momentos difíciles. A mi hermano Dario por su apoyo incondicional y siempre estar a mi lado para compartir conmigo triunfos y fracasos. Todo este trabajo ha sido posible gracias a ellos.

David García.

UNIVERSIDAD DE CUENCA desde 1867

Dedico esta tesis a Dios, por permitirme cumplir mis logros y metas. A mi enamorada, Fernanda, por todo el amor que me diste y por tu incondicional apoyo durante la realización de este proyecto de titulación. Siempre que pudiste me animaste a seguir adelante. A mis padres, que estuvieron a mi lado durante todo este tiempo, dándome fuerza para continuar. A mis amigos, quienes ayudaron en la culminación de este proyecto.

Paúl Verdugo.



Capítulo 1

Introducción

Actualmente, el desarrollo de sistemas de telecomunicaciones está basado, en el uso de técnicas de transmisión digitales, por su versatilidad en incorporar, técnicas de codificación, corrección de errores, sincronización y el ajuste adaptativo de la potencia de transmisión, propiciando un eficiente consumo de energía [21]. Un ejemplo de esta tendencia se evidencia en las transmisiones de televisión abierta y radio, que han migrado hacia estándares digitales. Particularmente, en el caso de la transmisión de televisión, en Ecuador y otros países de la región, se ha adoptado en años recientes el estándar ISDB-Tb.

En la ingeniería de telecomunicaciones, el estudio de estas técnicas se fundamenta en la comprensión de los fundamentos matemáticos y prácticos vinculados a su funcionamiento, para lo cual se ha propuesto el uso de diversas plataformas de hardware. Estas plataformas posibilitan la implementación de sistemas de modulación, codificación y multiplexación digitales, como por ejemplo, aquellas basadas en la tecnología SDR (Software Defined Radio).

En este proyecto se plantea implementar la etapa de modulación de un sistema de comunicaciones digitales, de tal modo que se disponga de un bloque componente utilizable en el desarrollo futuro de sistemas de transmisión de información basados en SDR y Radio Digital, tanto a nivel académico como comercial.

1.1. Planteamiento del Problema

La implementación de la etapa de modulaciones de un sistema de comunicaciones digital contempla la transmisión y recepción de señales mediante técnicas



de transmisión digital, donde la etapa de modulación se soporta en un dispositivo FPGA (Field Programmable Gate Array), concretamente haciendo uso de la plataforma *Spartan 3E Starter de Xilinx*. El esquema general del transmisor se ilustra en la Figura 1.1. El esquema presenta una fuente de datos binarios que ingresan al FPGA para ser modulados, luego son pasados a un conversor digital-analógico, la señal es amplificada con un amplificador de radiofrecuencia y es transmitido por la antena.




Figura 1.1: Esquema de transmisión planteado.

Particularmente, los esquemas de modulación que se implementarán son: modulación por desplazamiento de amplitud ASK, modulación por desplazamiento de frecuencia FSK, modulación por desplazamiento de fase PSK y modulación por amplitud en cuadratura QAM, de modo que se pueda evidenciar el potencial de la plataforma Xilinx Spartan 3E como herramienta de complemento del aprendizaje de sistemas de comunicaciones digitales y su utilización en equipos transmisores digitales, al contar con alta flexibilidad y alta velocidad [21] [14] [1] [12] [25].

Con la finalidad de evaluar la implementación de las técnicas de transmisión en el equipo transmisor, se propone el uso de un sistema receptor basado en GNU Radio, que permite recibir las señales transmitidas, procesarlas, graficarlas y almacenarlas en el computador para su posterior análisis. Para ello, se presenta un proceso cuantitativo de evaluación. Esto se hace transmitiendo palabras fijas predefinidas, cada una múltiples veces, a una distancia fija entre antenas emisorreceptor. Entonces se mide la tasa de error de bits. Luego, se obtiene el promedio del BER de cada palabra y se presentan gráficas del promedio del BER de cada palabra. Así se tendrá una idea del comportamiento del sistema transmisor. Otra forma de evaluar será enviando un archivo a diferentes distancias, comenzando



desde una mínima donde la tasa de error de bits promedio al recibir la palabra sea de aproximadamente 0.01, hasta una máxima donde la tasa de error de bits promedio sea alto y así evaluar la validez y comportamiento del sistema en función de la distancia.

1.2. Objetivos

1.2.1. Objetivo General

Utilizar un dispositivo FPGA para la implementación de la etapa de modulación en sistemas de comunicaciones digitales.

1.2.2. Objetivos Específicos

- 1. Estudiar el uso de dispositivos FPGA para la implementación de sistemas de comunicaciones digitales.
- 2. Implementar técnicas de modulación digital sobre la plataforma FPGA Xilinx Spartan 3E.
- 3. Evaluar el funcionamiento de las técnicas de transmisión implementadas mediante un receptor basado en Software Defined Radio: GNURadio.



Capítulo 2

Trabajos Relacionados

Los sistemas de comunicaciones en la actualidad, con la transición de las modulaciones analógicas a digitales, se emplean en múltiples campos como: radar, comunicaciones aeroespaciales y satelitales, comunicaciones navales, marítimas y submarinas, comunicaciones móviles, etc. [19] [14] [12]. Las comunicaciones también se emplean en el campo de la medicina, la cual necesita de altas tasas de datos con alta fidelidad [2]. El avance de las tecnologías en el campo de las telecomunicaciones, hacen necesarios sistemas de comunicaciones más avanzados que hagan mejor uso del espectro, empleando bajas potencias y brindando altas tasas de bits con tasas de error bajas [25] [8].

Las comunicaciones hacen empleo de diferentes tipos de moduladores, constituyendo al modulador como un bloque de alta importancia dentro de los sistemas de comunicación. Los tipos de modulación más básicos utilizados son modulación de amplitud AM, modulación de frecuencia FM, modulación por desplazamiento de amplitud ASK, modulación por desplazamiento de frecuencia FSK y modulación por desplazamiento de fase PSK [12]. Además, una modulación de gran importancia en los sistemas de comunicación es la modulación en cuadratura que es robusta y muy aplicada en comunicaciones satelitales [19].

La necesidad de sistemas de comunicaciones más complejos hace necesario la búsqueda de tecnologías que se acoplen a los estándares actuales. Así, se plantea a un dispositivo FPGA como una alternativa de bajo costo, bajo consumo de potencia y altas tasas de transmisión, para su uso en un sistema de comunicaciones o en una parte del mismo. Múltiples trabajos relacionados al campo de las comunicaciones, específicamente el desarrollo de la etapa de modulación y multiplexación, se han desarrollado sobre dispositivos FPGA.



Modulación PSK en cuadratura ha sido implementada en múltiples trabajos ya que esta tiene la ventaja de poder transmitir altas tasas de datos con potencia reducida y ofrece mayor robustez pues la tasa de error no sufre degradación mientras la eficiencia del ancho de banda es incrementada [19]. Estas altas tasas de datos seguros, son requeridas en aplicaciones como telemedicina, biotelemetría y tratamientos médicos, como se presenta en [5]. QPSK y BPSK también se aplica en observación planetaria. Se han reportado portadoras de 31.250KHz en [19].

Motivos por los que se implementan modulaciones sobre un FPGA son su potencial al ser una herramienta de bajo costo según lo dicho en [14] [1]. Otros trabajos presentan simulaciones acerca del uso de FPGA como una herramienta reconfigurable para la implementación de varias modulaciones con diferentes fuentes de datos. Así, en [21] y [12] se ha mostrado la flexibilidad del FPGA para implementar diferentes tipos de modulaciones sobre el mismo dispositivo, mostrando que el FPGA es un sistema reconfigurable sobre la marcha. En [30] se ha realizado un sistema modulador que puede reconfigurarse en las modulaciones ASK, FSK o PSK. Esto muestra las grandes ventajas del FPGA.

Además de modulaciones, la Multiplexación por División de Frecuencia Ortogonal OFDM, también se ha implementado sobre FPGA. Un importante trabajo presenta la implementación de OFDM basado en el estándar Radio Digital Mundial DRM. Este trabajo es una simulación en el que la mayoria de procesos complejos se realizan en un computador personal, pero es un acercamiento a la implementación de OFDM sobre FPGA [4]. Otros trabajos han simulado e implementado señales OFDM en su totalidad sobre FPGA. En estos trabajos se ha observado el resultado a través de un analizador de espectros. Se ha mostrado que la forma de realizar OFDM es aplicando la transformada inversa de Fourier IFFT [23] [30]. Un trabajo más actual ha implementado una modulación Delta-Sigma DSM sobre FPGA. Este promete ser un transmisor totalmente digital utilizable para aplicaciones SDR. [25]

Varias formas de implementación de modulaciones digitales sobre FPGA se han documentado. Una de las formas principales de hacerlo es a través de Xilinx System Generator, que es una herramienta de Simulink de Matlab¹. Xilinx System Generator incluye bloques predefinidos para procesamiento digital de señales. Es-

¹Software principalmente matemático para el procesamiento de sistemas.



ta herramienta permite la simulación en un computador personal y la generación del código a ser cargado en un dispositivo FPGA, facilitando la programación de un FPGA [19] [21] [14] [1] [30]. Otra forma de realizar la implementación es a través de la programación directa en VHDL del código que se cargará en el FPGA [12].

En los trabajos [21] [14] [1] [12] [25] se da soporte al hecho de que un FPGA es un dispositivo utilizable en modulaciones, por su alta velocidad, su bajo coste y su bajo uso de recursos para realizar sus propósitos, siendo más apropiados que otros dispositivos, como por ejemplo los microcontroladores. Muchos de los trabajos ubican al FPGA, dadas sus características, como una herramienta que en un futuro podría ser la clave para implementación de transmisores totalmente digitales, como radio, televisión digital y SDR.

Dados los trabajos presentados, se concluye que el FPGA es una herramienta reconfigurable sobre la marcha que lo hace flexible, es de alta velocidad debido a su paralelismo, y de velocidad exacta, lo que lo hace ideal para realizar procesos de modulación, incluso sobre los PIC y DS-PIC² que no mantienen tasas altas de velocidad con la exactitud del FPGA. Además se ha encontrado que se tienen herramientas sencillas, como Simulink de Matlab, para programar un FPGA, superando a otros dispositivos.

 $^{^2{\}rm Microcontroladores}$ para el control de señales digitales



Capítulo 3

Desarrollo del Sistema

En este capítulo se presentan los fundamentos de cada una de las técnicas de modulación digital implementadas en este proyecto, conjuntamente con los resultados obtenidos de su implementación sobre el dispositivo FPGA. Se presenta también la descripción de los diferentes componentes del sistema de transmisión y recepción de datos.

3.1. Esquemas de Modulación Digital

Los esquemas de modulación digital estudiadas en este proyecto son: modulación por desplazamiento de amplitud - ASK, modulación por desplazamiento de frecuencia - FSK, modulación por desplazamiento de fase - PSK y la modulación de amplitud en cuadratura - QAM. A continuación se presenta brevemente los fundamentos de cada una de estas modulaciones.

3.1.1. Modulación por Desplazamiento de Amplitud

La modulación por desplazamiento de amplitud (ASK por sus siglas en inglés) consiste en variar la amplitud de la señal portadora en función de la señal moduladora, mientras que la frecuencia y la fase de la portadora permanecen constantes. Si la señal de información es multinivel (M bits por símbolo), entonces habrá M amplitudes posibles para la portadora [34]. La expresión general que describe la modulación ASK se presenta en la Ecuación 3.1.

$$S_i(t) = \sqrt{\frac{2E_i(t)}{T}}\cos(2\pi f_c t + \phi), \quad 0 \leqslant t \leqslant T, \ i = 1, \dots, M$$
(3.1)

Donde ϕ corresponde a una fase arbitraria, T a la duración del símbolo, E_i a



la energía del símbolo *i*-ésimo. y f_c corresponde a la frecuencia de portadora. El ancho de banda BW de la modulación ASK se define por la Ecuación 3.2.

$$BW = \frac{f_b}{\log_2(M)} \tag{3.2}$$

Donde f_b es la frecuencia de bit y M es la cantidad de estados de salida. En la Figura 3.1 se ilustra la modulación digital ASK en el dominio del tiempo.




Figura 3.1: Modulación digital ASK. Imagen tomada de [24].

El esquema de generación de señales ASK consta en general de: un modulador que multiplica la portadora con el nivel de amplitud que representa la secuencia digital; un amplificador lineal y, un filtro para reducir el ruido. Este esquema se observa en la Figura 3.2.




Figura 3.2: Esquema de un modulador ASK. Imagen tomada de [34].

3.1.2. Modulación por Desplazamiento de Frecuencia

La modulación por desplazamiento de frecuencia (FSK por sus siglas en inglés) consiste en asignar una frecuencia distinta a cada uno de los símbolos de la fuente de información, manteniendo constante la amplitud y la fase [34] de la señal portadora. La señal de salida para una modulación FSK viene dada por la Ecuación 3.3, donde ϕ es un valor de fase arbitrario, T es la duración del símbolo, E es la energía del símbolo y la frecuencia f_i puede tener M valores distintos. El ancho



de banda necesario para FSK es igual al necesario para ASK sumado al salto de frecuencia f_s , como se presenta en la Ecuación 3.4, donde f_b es la frecuencia de bit y M es la cantidad de estados de salida.

$$S_i(t) = \sqrt{\frac{2E(t)}{T}}\cos(2\pi f_i t + \phi), \quad 0 \leqslant t \leqslant T, \ i = 1, \dots, M$$
(3.3)

$$BW = \frac{f_b}{\log_2(M)} + f_s \tag{3.4}$$

En la Figura 3.3 se puede observar un ejemplo de modulación digital FSK en el dominio del tiempo.




Figura 3.3: Modulación digital FSK. Imagen tomada de [24].

Para la generación de una señal FSK existen dos alternativas. La primera es un conmutador electrónico que selecciona uno de los M osciladores posibles en función del símbolo de entrada del modulador. Tiene el inconveniente de que la fase de la señal de salida no es constante en cada intervalo. La Figura 3.4 indica un generador de este tipo.




Figura 3.4: Generación de FSK mediante conmutador electrónico. *Imagen tomada de [34]*.

En el segundo método de generación se utiliza un oscilador de frecuencia variable, de esta forma se solventa el problema y se mantiene una fase constante



al cambio de símbolo. Para realizar el oscilador variable se utiliza una de las siguientes alternativas: Oscilador controlado por tensión (VCO - voltage controlled oscillator) o un circuito sintetizado mediante PLL. La Figura 3.5 muestra un esquema de este método.



Figura 3.5: Generación de FSK mediante oscilador de frecuencia variable. *Imagen tomada de [34]*.

Como se indicó en el Capítulo 1, en este trabajo se utiliza un demodulador basado en *GNU Radio* para comprobar el funcionamiento y medir el rendimiento del FPGA como base de los sitemas de modulación, el cual será estudiado en la Sección 3.4.2. Este software cuenta con un demodulador FSK gaussiano [9], que es una variación de FSK cuya implementación está limitada a la recepción de señales moduladas en 2-FSK.

3.1.3. Modulación por Desplazamiento de Fase

La modulación por desplazamiento de fase (PSK por sus siglas en inglés) consiste en asignar una fase distinta a cada uno de los símbolos de la fuente de información, manteniendo constante la amplitud y la frecuencia. La señal de salida para una modulación PSK se define por la Ecuación 3.5.

$$S_i(t) = \sqrt{\frac{2E(t)}{T}}\cos(2\pi f_c t + \phi_i), \quad 0 \leqslant t \leqslant T, \ i = 1, \dots, M$$
(3.5)

Donde f_c es la frecuencia de portadora, T es la duración del símbolo, E es la energía del símbolo y la fase ϕ_i puede tener M valores distintos.

Dada su naturaleza, sólo se puede utilizar en sistemas síncronos, puesto que no es posible detectar la fase mediante un sistema asíncrono. En la demodulación síncrona o coherente, el receptor debe disponer de un tono puro de la misma frecuencia y fase utilizadas en emisión, lo cual complica el diseño del circuito demodulador [34]. El ancho de banda necesario para PSK se define por la Ecuación 3.6, similar al de la modulación ASK, con la diferencia que en PSK toda la



potencia es utilizada para transmitir las bandas laterales, lo que la hace más robusta al ruido que ASK o FSK.

$$BW = \frac{f_b}{\log_2(M)} \tag{3.6}$$

Donde f_b es la frecuencia de bit y M es la cantidad de estados de salida. La Figura 3.6 es un ejemplo de modulación PSK.




Figura 3.6: Modulación digital PSK. Imagen tomada de [24].

El esquema 3.7 indica los bloques de un modulador PSK. El elemen

El esquema 3.7 indica los bloques de un modulador PSK. El elemento principal es un desplazador de fase.




Figura 3.7: Generación de PSK mediante oscilador de frecuencia variable. *Imagen tomada de [34]*.

En la Figura 3.8 se observa el diagrama vectorial o diagrama de constelación de una señal 4-PSK. Para decodificar un símbolo se debe identificar en qué sector de decisión se encuentra la representación vectorial de la señal obtenida por el receptor. Es así, que que cada símbolo tiene un intervalo de fases posibles.






Figura 3.8: Diagrama vectorial de una modulación 4-PSK. Imagen tomada de [34].

3.1.4. Modulación de Amplitud en Cuadratura

En una modulación de amplitud en cuadratura (QAM por sus siglas en inglés) es posible usar conjuntamente modulación de amplitud y de fase [34]. La Figura 3.9 muestra un diagrama de bloques de un transmisor 16-QAM.




Figura 3.9: Diagrama transmisor 16-QAM. Imagen tomada de [29].

Cada símbolo para esta modulación tiene un tamaño de cuatro bits. Los datos binarios se dividen en cuatro canales: I, I', Q y Q'. Los valores I y Q determinan la polaridad en la salida en los convertidores de 2 a 4 niveles (1lógico = positivo y 0lógico = negativo). Los bits I' y Q' determinan la magnitud (1lógico = amplitudA y 0lógico = amplitudB). Por lo tanto para cada modulador de producto son posibles entonces diferentes cuatro salidas. Para el



modulador de producto I estas salidas son $A sen(w_c t)$, $-A sen(w_c t)$, $B sen(w_c t)$ y $-B sen(w_c t)$. Para el modulador de producto Q son: $A sen(w_c t)$, $-A cos(w_c t)$, $B cos(w_c t)$ y $-B cos(w_c t)$. El elemento sumador lineal combina las salidas de los moduladores de producto de canal y produce las 16 condiciones de salida necesarias para 16-QAM [29]. La Figura 3.10 indica un diagrama de fases y amplitudes de una señal 16-QAM.




Figura 3.10: Diagrama de constelación de 16-QAM. i_0 e i_1 indican el mapeo de amplitud en fase y q_0 y q_1 indican el mapeo de amplitud en cuadratura. *Imagen tomada de [11]*.

El ancho de banda mínimo necesario para 16-QAM viene dado por la Ecuación (3.7).

$$BW = \frac{f_b}{4} \tag{3.7}$$

Donde f_b es la frecuencia de bit.



3.2. Desarrollo del Transmisor

Para la transmisión de datos utilizando esquemas de modulación digital se requiere que la información sea representada en un formato digital. Por lo tanto la necesidad de realizar la codificación de fuente, el cual es el proceso de asignar a cada mensaje de la fuente de información una palabra en código binario, lo que se conoce como codificación. Otro objetivo de la codificación es mapear el mensaje de origen en un código binario más compacto y luego realizar el proceso inverso [28]. La función del transmisor es tomar la información de una fuente de datos y adaptarla al canal de transmisión. Algunos parámetros fundamentales de un transmisor son la frecuencia de emisión, tipo de modulación, ancho de banda, potencia de emisión y ruido [34].

La frecuencia de emisión es la característica fundamental para el diseño de un transmisor, este depende del servicio y del canal o medio de transmisión. Se elige de acuerdo a normas dictadas por la Unión Internacional de Telecomunicaciones (UIT). El tipo de modulación depende de la complejidad de los equipos, ancho de banda, calidad y alcance requerido. La potencia de emisión condiciona el alcance de la señal a transmitir. Naturalmente, mientras mayor la potencia mayor será la zona de cobertura de una transmisión. Entre los componentes mas relevantes de un transmisor se encuentran: el oscilador el cual define la señal sinusoidal a una frecuencia fija, el modulador que se encarga de modificar las características de la señal portadora (frecuencia, fase o amplitud) dependiendo de la fuente de información y el amplificador de potencia o de radio frecuencia que eleva la potencia de salida con el fin de irradiar la señal mediante ondas electromagnética.

En un sistema de comunicaciones, el canal corresponde al medio por el cual se transmite la información. Este medio puede ser de tipo radioeléctrico (atmosférico, vacío) o físico (cables, guía de ondas, fibra óptica). Para transmitir la señal de radiofrecuencia de forma inalámbrica se usa una antena, que permite específicamente radiar o recibir ondas electromagnéticas. Algunos parámetros a considerar en una antena son su impedancia, directividad, ancho de banda, eficiencia, ganancia y su diagrama de radiación, como se puede revisar en detalle en [17].

Con el objetivo de detectar y corregir errores producidos en el canal de comunicación se realiza lo que se denomina codificación del canal. Estos errores son



consecuencia del ruido y la distorsión introducidos tanto por el medio de propagación como por las no linealidades del propio sistema de comunicaciones. El codificador de canal tiene como entrada una señal digital procedente del codificador de fuente [31]. Cabe recalcar que en el sistema de transmisión diseñado en este proyecto no se incorpora procesos de codificación de fuente ni codificación de canal puesto que se centra en la evaluación de diferentes técnicas de modulación exclusivamente, dejando abierta la oportunidad de implementar estos procesos en el futuro.

El esquema general del transmisor planteado en este proyecto se observa en la Figura 1.1. Las distintas técnicas de modulación implementadas se sustentan en el uso de en un dispositivo programable FPGA (Field Programmable Gate Array), concretamente haciendo uso de la plataforma Spartan 3E Starter de Xilinx¹. La información a transmitir es una secuencia de bits almacenada en la memoria interna del FPGA. En las siguientes secciones se describe cada uno de los bloques utilizados para la transmisión.

3.2.1. Field Programmable Gate Array

Un FPGA (Field Programmable Gate Array) es un dispositivo semiconductor que se fundamenta en el uso de una matriz de bloques lógicos configurables (CLB - Configurable Logic Blocks) conectados a través de interconexiones programables mediante código desarrollado por el usuario [2].

Spartan 3E Starter Kit

Constituye una tarjeta de desarrollo basada en el dispositivo FPGA XC3S500E-FG320 Spartan-3E de Xilinx. Algunas de sus características principales denotan que contiene 500000 compuertas, lo que es equivalente a más de 10000 celdas lógicas, 232 pines de Entrada/Salida, tiene una memoria flash paralela de 16 MBytes, memoria DDR SDRAM de 64 MBytes accesible a una velocidad mayor a 100 MHZ y 16 Mbits de memoria flash accesibles mediante un interfaz SPI. Cuenta además con un oscilador de 50 MHz y posee un módulo conversor digital—analógico (DAC) de cuatro canales y un conector de expansión de 100 pines Hirose FX2², cuatro pulsantes y cuatro interruptores, luces LED y pantalla de cristal líquido LCD de dos líneas y 16 caracteres. En la Figura 3.11 se puede

¹Página web del fabricante: http://www.xilinx.com/

²Página web del fabricante: https://www.hirose.com/product/en/products/FX2



observar la tarjeta de desarrollo SPARTAN 3E [32].

La programación de este FPGA se desarrolla en el software Xilinx ISE (Integrated Synthesis Environment) el cual proporciona herramientas para el análisis y compilación de códigos de programación. Mediante este software se puede realizar procesos de simulación con ISIM³ (simulador de lógica) para la verificación del comportamiento de un programa determinado.




Figura 3.11: Spartan 3E starter kit de Xilinx.

El lenguaje de programación usado es VHSIC Hardware Description Language (VHDL), el cual está definido por la IEEE (Institute of Electrical and Electronics Engineers) en el estándar STD 1076 [18] y cuyo lenguaje es usado para describir el comportamiento de circuitos digitales, principalmente para programar FPGA (Field Programmable Gate Array), ASIC (Circuito Integrado para Aplicaciones Específicas), y PLD (Dispositivos Lógicos Programables).

³Página web del software: https://www.xilinx.com/products/design-tools/isim.html



3.2.2. Conversor Digital-Analógico - DAC

Un DAC (Digital to Analog Converter) realiza la conversión Digital-Analógica que corresponde al proceso de tomar un valor representado en código digital (como binario o BCD) y convertirlo en un voltaje o corriente de salida que sea proporcional al valor numérico de entrada [27].

La plataforma Spartan 3E Starter Kit incluye un conversor Digital-Analógico de cuatro canales que utiliza el protocolo de comunicación SPI (Serial Peripheral Interface). El dispositivo es un DAC LTC2624⁴ el cual tiene una resolución de 12 bits sin signo. En el interior del convertidor D/A la interfaz SPI está formado por un registro de desplazamiento de 32 bits. Cada palabra de comando de 32 bits consiste en un comando de 4 bits, la dirección del DAC(A, B, C o D) de 4 bits y los 12 bits del dato a convertir, el resto de bits no son usados [13]. La velocidad de datos a la salida del conversor Digital-Analógico se ve directamente relacionada con la cantidad de bits que se necesitan enviar mediante el protocolo de comunicación SPI. La plataforma del Spartan 3E consta con un reloj de 50 MHz, conocido comúnmente simplemente como clock que determina la máxima velocidad de conversión entre el DAC y el FPGA. La siguiente expresión determina la máxima velocidad de conversión par este DAC.

$$Velocidad Conversion = \frac{Clock}{bits SPI}$$

$$Velocidad Conversion = \frac{50MHz}{32}$$
(3.8)

Velocidad Conversion = 1562500 palabras/seg

Para obtener una señal sinusoidal a la salida del DAC, misma que se utilizará posteriormente en los procesos de modulación digital, se realiza la reconstrucción de una señal seno a partir de un número determinado de sus muestras. Suponiendo una señal discreta de tipo seno, se defina mediante 24 muestras, la frecuencia máxima de dicha señal después de la conversión Digital/Analógica puede obtenerse mediante la Ecuación 3.9:

$$FrecuenciaSeno = \frac{VelocidadConversion}{\#muestrasSeno}$$
(3.9)

⁴Página web del fabricante: http://www.linear.com/



$$FrecuenciaSeno = \frac{1562500}{24}$$

$$FrecuenciaSeno = 65104,1 \text{ Hz}$$

Debido a esta limitación del interfaz de comunicaciones SPI del DAC, no se puede obtener una salida analógica de mayores velocidades de oscilación, lo que resulta una limitante para el despliegue de sistemas digitales de comunicaciones basados enteramente en los componentes intrínsecos de la tarjeta Spartan 3E Starter Kit. La señal resultante de la conversión no lograría alcanzar la frecuencia de radio frecuencia que se necesita para la transmisión de datos mediante el espectro electromagnético, por lo tanto el DAC LTC2624 integrado en la tarjeta Spartan 3E Starter Kit no es utilizado en el desarrollo de este proyeto.

Para solucionar esta limitación se opta por la inclusión de un conversor de mayor velocidad. Una forma simple y económica de implementar un DAC manteniendo la resolución de 12 bits pero con alta velocidad de conversión es mediante una clásica red de conversión basada en el acople de resistencias del tipo R-2R. En esta red de tipo escalera, las resistencias guardan una relación de 2 a 1 [27]. La Figura 3.12 muestra el diagrama correspondiente a un DAC de este tipo.




Figura 3.12: DAC R-2R. Figura tomada de Proteus 8.0

La velocidad de este circuito depende fundamentalmente de la velocidad de entrada de datos. Si la señal discreta de tipo seno tiene 24 muestras, como se muestra en la Figura 3.13, y cada muestra es enviada a este tipo de DAC a la velocidad máxima de reloj del FPGA (50Mhz), se tiene que la señal sintética resultante puede reconstruirse a una frecuencia $f_c = 50 \, MHz/24 = 2,08 \, MHz$. La frecuencia de esta señal sinusoidal depende directamente de la tasa de muestreo y el número de muestras de la señal discreta seno almacenada en memoria.



El número de bits en la entrada del DAC define la resolución del conversor y el tamaño de paso de voltaje del DAC. El tamaño de paso es una relación entre la salida analógica de voltaje y el valor de entrada digital descrito por la Ecuación 3.10.

$$TamanoPaso = \frac{VoltajeSalida}{EntradaDigital}$$
 (3.10)

$${\rm TamanoPaso} = \frac{3{,}3V}{2^{12}-1}$$

TamanoPaso = 805,86 vV




Figura 3.13: Señal tipo seno muestreada.

Con el fin de eliminar el ruido de cuantización de la señal sinusoidal en la salida del DAC se incorpora un filtro pasa-bajos activo en la salida. Un filtro pasa-bajos (LPF Low pass filter) permite el paso de las frecuencias menores a cierta frecuencia f_c denominada de corte y bloquea las mayores a dicha frecuenca de corte [15].

Para el diseño se considera el filtro con realimentación positiva pasabajos propuesta por Sallen y Key [15], ilustrada en la Figura 3.14, el cual consta de dos resistencias, dos capacitores y un amplificador operacional no inversor.






Figura 3.14: Filtro pasabajos de segundo orden Sallen y Key. $Imagen\ tomada\ de\ [15].$

La frecuencia de corte del filtro se define según la Ecuación 3.11

$$f_c = \frac{1}{2 * \pi * \sqrt{R_1 R_2 C_1 C_2}} \tag{3.11}$$

Para realizar el filtro se utiliza el amplificador operacional de alto rendimiento AD8065⁵ que tiene una velocidad de 145MHz. Este componente es comúnmente utilizado en instrumentación, filtros y controladores de conversores Digital-Analógico. La característica principal por la que se elige este amplificador operacional en el contexto de este proyecto, es el parámetro del tiempo de establecimiento (Settling Time) del amplificador, que se encuentra entre 55 y 205 nanosegundos, este es el tiempo transcurrido desde la aplicación de una entrada escalón hasta que se estabilice este valor en la salida [3].

3.2.3. Amplificación de Radiofrecuencia RF

Con el objetivo de irradiar la señal y tener mayor alcance de transmisión se utiliza un amplificador RF. Específicamente se ha incorporado al sistema transmisor un dispositivo AC557 ⁶ de *Teledyne Cougar*, que corresponde a un amplificador de radiofrecuencia con bajo ruido el cual tiene una ganancia de 15dB, trabaja en el rango de frecuencia de 0.3 a 500 MHz y tiene una Figura de ruido de 4dB. Los conectores de entrada y salida son de tipo SMA con una impedancia de 50 Ohms [26].

⁵Página web del fabricante: http://www.analog.com/

⁶Página web del fabricante: http://www.teledyne-cougar.com/



3.3. Implementación de Modulaciones Digitales en FPGA

En esta sección se documenta la implementación de los distintos tipos de modulaciones digitales. Es importante denotar, que todas las técnicas implementadas requieren de una señal portadora, la que se implementó a manera de un componente reutilizable que puede ser integrado a cualquier esquema de modulación programado dentro del FPGA.

3.3.1. Generación de portadora

El sistema transmisor está diseñado para para la banda MF (frecuencia media) el cual ocupa el rango de frecuencias de 300KHz a 3MHz. Para generar la señal portadora se almacena en la memoria del FPGA un vector de datos que contiene 24 valores resultantes del muestreo de un ciclo de una señal sinusoidal del tipo $y(x) = A \cdot \sin{(x+\phi)}$, los valores discretos de esta señal tienen un tamaño de 12 bits, esto es 4096 valores posibles. Así, la frecuencia de la portadora puede estimarse a partir del número de muestras de la señal seno almacenada y que se utilicen por unidad de tiempo para la reconstrucción de la misma. Este número de muestras corresponde a la frecuencia de muestreo de la señal almacenada.

$$Frecuencia Seno = \frac{Frecuencia De Muestreo}{\# Muestras Seno}$$
(3.12)

La velocidad máxima de muestreo es igual a la velocidad del reloj utilizado por el FPGA, en este caso 50 MHz. Con el fin de no interferir con las señales de radiodifusión por Amplitud Modulada comercial se elige una frecuencia mayor a la banda asignada para este tipo de transmisión (535 a 1605 KHz) [29], por lo tanto con la señal sinusoidal de 24 muestras se obtiene una señal portadora cuya frecuencia está dada por las siguientes expresiones:

Frecuencia Seno =
$$\frac{50000000}{24} = 2,083 MHz$$

Por lo tanto, cada valor discreto de la función seno se transmite de forma paralela a la red DAC R-2R con una velocidad de 50MHz obteniendo a la salida una señal tipo seno con una frecuencia de oscilación de 2.083 MHz. En la Figura 3.15 se observa la señal a la salida del DAC R-2R capturada con un osciloscopio.






Figura 3.15: Señal sinusoidal generada con el FPGA.

3.3.2. Modulación 2-ASK

La generación de una señal ASK con moduladora binaria es equivalente a conectar y desconectar la señal portadora, por lo que recibe el nombre de OOK (*On-Off Keying*). Para implementar esta modulación en el FPGA basta con multiplicar la señal portadora con el bit a enviar (0 o 1).

$$ASK = portadora(t) \cdot simbolo(n)$$
 (3.13)

La frecuencia de símbolo (Baudios) se controla mediante un contador de espera y depende del reloj interno del FPGA. Realizando 500 conteos de espera, mediante el uso de una variable dentro del FPGA durante el cual no se realiza un cambio de símbolo, se tiene:

$$f_s = \frac{Clock}{\# \text{ de Conteos}}$$

$$f_s = \frac{50000000}{500}$$

$$f_s = 100000 Baudios$$
(3.14)

Debido a que en la modulación 2-ASK cada símbolo tiene un solo bit, la frecuencia de símbolo es igual a la frecuencia de bit, $f_b = 100 \; Kbps$. El ancho de



banda de esta modulación viene dado por la Ecuación (3.2), como se muestra a continuación:

$$BW = \frac{100000}{\log_2(2)}$$

$$BW = 100 \, KHz$$

En la Figura 3.16 se presenta la señal modulada obtenida a la salida del DAC. Aquí se puede observar, que la frecuencia de símbolo es 100KHz. En la Figura 3.17 se muestra la señal modulada en en el dominio de la frecuencia, utilizando la función FFT del osciloscopio donde se aprecia el ancho de banda de 100KHz para 2-ASK.




Figura 3.16: Señal modulada 2-ASK.






Figura 3.17: Señal modulada 2-ASK en el dominio de la frecuencia.

3.3.3. Modulación 4-ASK

Para este esquema de modulación digital se generan cuatro diferentes amplitudes de la señal portadora portadora, considerando que cada símbolo a enviar se representa mediante de dos bits. Para realizar el proceso de modulación, se multiplica la señal portadora con el equivalente decimal de cada símbolo a enviar, como se indica en la Tabla 3.1.

Símbolo	Decimal		
00	0		
01	1		
10	2		
11	3		

Tabla 3.1: Equivalencia binario-decimal

Para valor de frecuencia de símbolo se utiliza el mismo valor que el empleado en 2-ASK, específicamente, $f_s = 100000 \; Baudios$, y la frecuencia de bit depende del número de bits (n) que componen cada símbolo.

$$f_b = n \cdot f_s \tag{3.15}$$

$$f_b = 2 \cdot 100000$$



$$f_b = 200Kbps$$

En este contexto, el ancho de banda se define por la Ecuación (3.4), de la siguiente manera:

$$BW = \frac{200000}{\log_2 4}$$

$$BW = 100 \ KHz$$

El resultado de la modulación se observa en la Figura 3.18, donde se muestra la frecuencia de símbolo de 100KHz. La Figura 3.19 muestra la señal modulada en el dominio de la frecuencia, donde se puede identificar un ancho de banda de 100KHz.




Figura 3.18: Señal modulada 4-ASK.






Figura 3.19: Señal modulada 4-ASK en el dominio de la frecuencia.

3.3.4. Modulación 8-ASK

El proceso de generación de la señal 8-ASK es similar a 2-ASK y 4-ASK, presentadas en las secciones 3.3.2 y 3.3.3. Para el caso particular de 8-ASK, cada símbolo se representa mediante 3 bits por lo que la señal modulada tendrá 8 amplitudes diferentes, como se indica en la Tabla 3.2.

Símbolo	Decimal
000	0
001	1
010	2
011	3
100	4
101	5
110	6
111	7

Tabla 3.2: equivalencia binario-decimal en 8-ASK

La frecuencia de símbolo correspondiente es $f_s = 100000 \ Baudios$, y la frecuencia de bit viene dado por:

$$f_b = n \cdot f_s \tag{3.16}$$

$$f_b = 3 \cdot 100000$$



$$f_b = 300 Kbps$$

Donde n es el número de bits que componen cada símbolo. Y el ancho de banda viene dado por la Ecuación (3.4).

$$BW = \frac{300000}{log_2 8}$$

$$BW = 100 \ KHz$$

El resultado de la modulación en el dominio del tiempo se observa en la Figura 3.20, mientra que la Figura 3.21 muestra el espectro de frecuencias de la señal.




Figura 3.20: Señal modulada 8-ASK.






Figura 3.21: Señal modulada 8-ASK en el dominio de la frecuencia.

3.3.5. Modulación 2-FSK

Para generar una señal 2-FSK en el FPGA se utiliza el método de conmutador electrónico explicado en la Sección 3.1.2. Esta modulación consta de dos estados por lo tanto se necesita un igual número de frecuencias para transmitir la señal. La primera frecuencia f_1 es la señal portadora a 2.08 MHz que se logra con 24 muestras de unas señal seno. La segunda frecuencia se obtiene con una señal seno de 25 muestras con lo que se obtiene:

Frecuencia Seno =
$$\frac{\text{Frecuencia De Muestreo}}{\# muestras Seno}$$
 (3.17)
Frecuencia Seno = $\frac{50000000}{25} = 2 MHz$

El símbolo tiene un solo bit por lo que dependiendo si este es 0 o 1 se elegirá uno de los osciladores. La frecuencia de símbolo se establece como $f_s = 100000 \ Baudios$. Dado que 2-FSK es una modulación binaria la frecuencia de símbolo es la misma que la frecuencia de bit f_b . El ancho de banda viene dado por la Ecuación (3.4) y es:

$$BW = \frac{300000}{\log_2(8)} + (2,083 \times 10^6 - 2 \times 10^6)$$



$BW = 183,3 \ KHz$

La Figura 3.22 muestra la señal modulada obtenida en el dominio del tiempo, mientras que el espectro de frecuencias de la modulación se presenta en la Figura 3.23.




Figura 3.22: Señal modulada 2-FSK.




Figura 3.23: Señal modulada 2-FSK en el dominio de la frecuencia.



3.3.6. Modulación 2-PSK

Para la generación de una señal 2-PSK se necesita de dos señales desfasadas, la primera con 0 grados de desfase y la segunda con 180 grados. La función seno portadora representa un desfase de 0 grados y para la segunda señal se realiza el muestreo de una señal sinusoidal con desfase 180 grados. Por lo tanto, dependiendo del símbolo a enviar (0 o 1) se escoge entre una de las dos señales seno.

La frecuencia de símbolo se establece como $f_s = 100000 \, Baudios$. Dado que 2-PSK corresponde a una modulación binaria la frecuencia de símbolo es la misma que la frecuencia de bit, f_b . El ancho de banda de esta modulación viene dado por la Ecuación(3.6):

$$BW = \frac{100000}{\log_2(2)}$$

$$BW = 100 \ KHz$$

En la Figura 3.24 se puede observar la señal modulada además de un cambio de fase. En la Figura 3.25 se puede vizualizar el espectro de frecuencias de la modulación 2-PSK.




Figura 3.24: Señal modulada 2-PSK.






Figura 3.25: Señal modulada 2-PSK en el dominio de la frecuencia.

UNIVERSIDAD DE CUENCA

3.3.7. Modulación 4-PSK

Para generar una modulación 4-PSK también conocida como QPSK (Modulación por cambio de frecuencias ortogonales), se necesita de cuatro señales desfasadas. Las fases necesarias son: 0, 90, 180 y 270 grados. Para tener cada señal se construye cuatro funciones seno con las fases indicadas anteriormente mediante las 24 muestras almacenadas en memoria y con el fin de lograr una frecuencia de portadora de 2,08 MHz. Cada símbolo se representa mediante dos bits por lo tanto es posible construir cuatro símbolos diferentes. Dependiendo del símbolo a enviar se selecciona una entre las cuatro señales sinusoidales disponibles con diferentes fases. Se elige una frecuencia de símbolo de $f_s = 100000$ Baudios, la frecuencia de bit es:

$$f_b = n \cdot f_s$$
 (3.18)
 $f_b = 2 \cdot 100000 = 200 \text{Kbps}$

El ancho de banda necesario para transmitir la señal viene dado por la Ecuación (3.6) y es:

$$BW = \frac{200000}{\log_2(4)}$$



$BW = 100 \ KHz$

En la Figura 3.26 se puede observar la señal a la salida del modulador. Se evidencia un cambio de fase de 270 grados. La Figura 3.27 muestra la señal modulada en el dominio de la frecuencia.




Figura 3.26: Señal modulada 4-PSK .




Figura 3.27: Señal modulada 4-PSK en el dominio de la frecuencia.



El diagrama de fase para 4-PSK tiene cuatro sectores de decisión, esto se observa en la Figura 3.28, que muestra el diagrama de constelación de esta técnica de modulación.




Figura 3.28: Diagrama de constelación 4-PSK.

3.3.8. Modulación 8-PSK

El proceso de generación de una señal 8-PSK se fundamenta en los mismos que aquellos utilizados para la modulación 4-PSK, con la diferencia que ahora se necesitan ocho diferentes fases, específicamente: 0, 45, 90, 135, 180, 225, 270, y 315 grados. Para esta modulación, cada símbolo se representa mediante el uso de tres bits por lo que es posible disponer de 8 valores diferentes. Dependiendo del símbolo a enviar se selecciona entre una de las ocho funciones generadas. Se define una frecuencia de símbolo de $f_s = 100000$ Baudios, y por tanto la frecuencia de bit según la Ecuación 3.19 es:

$$f_b = n \cdot f_s \tag{3.19}$$

$$f_b = 3 \cdot 100000$$

$$f_b = 300Kbps$$



El ancho de banda mínimo necesario de esta modulación viene dado por la Ecuación 3.6 y es:

$$BW = \frac{300000}{\log_2(8)}$$

$$BW = 100 \ KHz$$




Figura 3.29: Señal modulada 8-PSK .

En la Figura 3.29 se puede observar la señal a la salida del modulador representada en el dominio del tiempo. La Figura 3.31 muestra la señal modulada en el dominio de la frecuencia. El diagrama de fase para 8-PSK tiene ocho sectores de decisión, esto se observa en la Figura 3.30.




Figura 3.30: Diagrama de constelación 8-PSK.






Figura 3.31: Señal modulada 8-PSK en el dominio de la frecuencia.

3.3.9. Modulación 16-QAM

La implementación de la técnica de modulación 16-QAM se basa en el esquema mostrado en la Figura 3.9. La señal $sen(\omega_c t)$ corresponde a la señal portadora generada según se mencionó en la Sección 3.3.1, mientras que la señal $cos(\omega_c t)$ corresponde a la misma señal portadora pero desfasada 90 grados. La Tabla 3.3 muestra los valores a la salida del convertidor de 2 a 4 niveles para el canal I y la Tabla 3.4 para el canal Q.

Ι	I'	Salida
0	0	3V
0	1	1V
1	0	-1V
1	1	-3V

Tabla 3.3: Tabla de verdad convertidor canal I

Q	Q,	Salida
0	0	3V
0	1	1V
1	0	-1V
1	1	-3V

Tabla 3.4: Tabla de verdad convertidor canal Q



Una vez determinados los coeficientes de las componentes I y Q para los cuatro niveles de amplitud necesarios, estos son utilizados para establecer la amplitud de las señales seno y coseno respectivamente. Posteriormente, se suman las dos señales obteniendo la modulación 16-QAM. La Figura 3.32 presenta la señal modulada a la salida del convertidor digital-analógico en el dominio del tiempo, donde se puede observar un cambio de amplitud y fase. En la Figura 3.33 muestra la señal modulada en el dominio de la frecuencia.

Para esta modulación, la frecuencia de bit es $f_b = 100 \, KHz$, además el ancho de banda de la modulación viene dado por la Ecuación (3.7) y es:

$$BW = \frac{100000}{4}$$

$$BW = 25 \text{ KHz}$$




Figura 3.32: Señal modulada 16-QAM.






Figura 3.33: Espectro de frecuencias de modulación 16-QAM.

Las potencia de salida de cada señal modulada depende del tipo de modulación y del amplificador de radio frecuencia. La Tabla 3.5 indica los diferentes valores de potencia a la salida del transmisor, antes de ingresar a la antena, medidas haciendo uso de un osciloscopio.

Tipo de modulación	Potencia
2-ASK	-9.92 dBm
4-ASK	-20.29 dBm
8-ASK	-20.9 dBm
2-PSK	-13.2 dBm
4-PSK	-13.2 dBm
8-PSK	-13.2 dBm
2-FSK	-13.8 dBm
16-QAM	-5.13 dBm

Tabla 3.5: Potencias de salida del amplificador de radio frecuencia.

3.4. Desarrollo del Receptor

En este proyecto, el equipo receptor tiene como finalidad ser el elemento de validación del desarrollo del equipo transmisor implementado. Su diagrama general se muestra en la Figura 3.34. Como se observa en la Figura 3.34, existen



tres componentes principales que integran el sistema de recepción de señales: un circuito elevador de frecuencia o en inglés *Up converter*, un receptor de radio definido por software (SDR por sus siglas en inglés) para televisión y radio digital con conexión USB y finalmente, el software GNU Radio. Cada uno cumple con un propósito específico dentro del equipo receptor que será presentado en las subsecciones siguientes.

3.4.1. Implementación del Sistema de Recepción

En esta sección se introducen y presentan detalles técnicos relacionados a los componentes utilizados en el receptor, mostrado en la Figura 3.34, enfocando principalmente, las características que los hacen propicios para su uso dentro de este proyecto.




Figura 3.34: Sistema receptor basado en GNU Radio.

Circuito Elevador de Frecuencia

El componente elevador de frecuencia corresponde a un dispositivo con una entrada y una salida cuya función es elevar la frecuencia del puerto entrada en un valor definido y colocar la señal a mayor frecuencia en el puerto de salida. En este



proyecto, este dispositivo se utiliza para realizar un desplazamiento en frecuencia de una señal determinada, con el objetivo de ubicarla a más alta frecuencia y así, conseguir que una señal de baja frecuencia pueda ser recibida por un equipo diseñado para recibir señales de más alta frecuencia. El circuito elevador de frecuencia utilizado en el receptor pertenece al fabricante NooElec⁷. Este dispositivo puede funcionar en dos diferentes modos: upconverter, que eleva la frecuencia 125 Mhz sobre la señal del puerto de entrada y la envía al puerto de salida, y en modo passtrought que permite el paso directo de la señal del puerto de entrada hacia el puerto de salida. Este dispositivo permite una señal de entrada desde 0,1MHz hasta 60Mhz con una potencia máxima de +1dBm y un oscilador local de +7dBm. Este dispositivo cuenta con conectores SMA de 50 ohm en sus puertos de entrada y salida [16].

Receptor SDR para televisión y radio digital con conexión USB

Este dispositivo comercial, corresponde a un equipo de uso doméstico y de bajo costo utilizado normalmente para la recepción y sintonización de radio y televisión digital en un computador personal, específicamente, basada en la incorporación de un componente SDR. El receptor SDR utilizado es el RTL-SDR $2832U^8$ que cuenta con el circuito integrado RTL2832U fabricado por $Realtek^9$, el mismo que puede configurarse para la recibir señales transmitidas mediante multiplexación por división de frecuencia ortogonal codificada (COFDM) y además, el circuito integrado R820T fabricado por $Rafael\ Electronics\ INC^{10}$ enfocado en la sintonización de frecuencias. Este dispositivo cuenta con una conexión USB para realizar la comunicación con un computadora. Este receptor SDR soporta un rango de frecuencias desde 24MHz a 1766Mhz, frecuencia de muestreo en banda base de hasta de hasta 3.8MHz, aunque es recomendable para no tener muestras eliminadas, frecuencias de muestreo de hasta 2.4MHz. Además, el dispositivo facilita el uso de una variable de ganancia de radio frecuencia configurable de acuerdo a la Tabla 3.6 [22]. La lista de valores de ganancia configurables para cualquier dispositivo receptor SDR puede ser obtenida al realizar el comando rtl-sdr -t dentro de la consola del sistema operativo del computador al que se encuentre conectado el dispositivo receptor SDR.

⁷NooElec, página web: http://www.nooelec.com

⁸Fabricante: RTL-SDR. Sitio web: http://www.rtl-sdr.com/

⁹Realtek, sitio web: http://www.realtek.com.tw/

¹⁰Rafael Electronics, sitio web: http://www.rafaelmicro.com/



Como una característica importante, se debe mencionar que este dispositivo soporta la recepción de diferentes señales de transmisión de radio y televisión comerciales, entre las que se destacan: Difusión Digital de Audio DAB que es un estándar para la transmisión de audio digital, cuya definición y estándares se encuentran en [6], Difusión Digital de Video Terrestre DVB-T que es un estándar para la transmisión de televisión, cuya definición y estándares se encuentran en [7] y finalmente frecuencia modulada FM. Además, el dispositivo provee la flexibilidad de recibir señales experimentales a nivel de estudio y desarrollo.

Tabla 3.6: Valores de Ganancias Configurables para el Receptor SDR.

Ganancias [dB]							
G1	0.0	G 9	14.4	G17	29.7	G25	43.4
$\mathbf{G2}$	0.9	G10	15.7	G18	32.8	G26	43.9
$\mathbf{G3}$	1.4	G11	16.6	G1 9	33.8	G27	44.5
G4	2.7	G12	19.7	G20	36.4	G28	48.0
G5	3.7	G13	20.7	G21	37.2	G29	49.6
G6	7.7	G14	22.9	G22	38.6		
G7	8.7	G15	25.4	G23	40.2	HEN	CA.
G8	12.5	G16	28.0	G24	42.1		

Dado que este dispositivo soporta el rango de frecuencias anteriormente mencionadas y el hecho que la señal que se transmitirá tiene una frecuencia de portadora de 2,083MHz, se justifica el uso del circuito *upconverter* para ubicar la frecuencia recibida en 127,083 MHz permitida por el receptor utilizado.

3.4.2. Software GNU Radio

Textualmente en [20] se indica que "GNU Radio es un software de desarrollo de herramientas de código libre y abierto que proporciona bloques de procesamiento de señales para implementar software radio. Este programa es ampliamente utilizado en entornos de aficionados, académicos y comercial, contribuyendo tanto en la investigación de comunicaciones inalámbricas, así como en la implementación de sistemas de radio convencional".

GNU Radio se instala en un computador personal, y para su funcionamiento, requiere de un componente de hardware externo capaz de recibir señales de RF, como es el receptor RTL-SDR 2832U. En este contexto, la evaluación de las técnicas de modulación se efectúa mediante *GNU Radio Companion GRC*, correspondiente a la interfaz de usuario gráfica de GNU Radio. Esta herramienta contiene



bloques predefinidos que permiten procesar, demodular señales y además almacenar datos, lo que posibilita la evaluación de sistemas de comunicación. Dentro de GRC se incluye la disponibilidad de bloques para observar el espectro de las señales recibidas, sus diagramas de constelación y diagramas en el dominio del tiempo.

La recepción de las señales generadas por el equipo transmisor, se reciben en GNU Radio mediante la implementación de programas de software que efectua la operación de demodulación digital. Estos demoduladores se implementan mediante el uso de los bloques componentes de GNU Radio Companion, GRC. Dentro de GRC se cuenta con distintos tipos de bloques, que realizan diferentes funciones y que permiten programar un demodulador de una manera versátil. Entre los bloques componentes más relevantes se tiene: demodulación por desplazamiento de frecuencia FSK, demodulación por desplazamiento de fase PSK y demodulación de amplitud en cuadratura QAM. Estos bloques serán utilizados para la demodulación de: 2, 4 y 8 PSK, 2 FSK, 16 QAM. Adicionalmente se utilizan bloques de GRC para la demodulación por desplazamiento de amplitud ASK. Algunos de los bloques que se utilizan dentro de cada modulación son comunes para todas las técnicas implementadas, mientras que otros son utilizados dependiendo del tipo de demodulación que se requiera. A continuación se detalla el funcionamiento de los bloques principales y comúnmente utilizados para la implementación de los demoduladores, provista en la documentación de GNU RADIO [10].

Bloque de Recepción de Datos

Corresponde a un bloque componente que soporta el receptor SDR a través de la librería $libosmosdr^{11}$. El nombre del bloque dentro de GRC es RTL-SDR Source. Este bloque permite la parametrización del receptor SDR y la obtención de los datos recibidos por el mismo tras la configuración establecida. La Figura 3.35 muestra el bloque configurado para recibir una señal de 127,083MHz.

La salida de datos se compone de muestras de tipo complejo, con tamaño de 32 bits por muestra, correspondientes a la señal recibida en banda base. Los argumentos de configuración del bloque, como se ilustra en la Figura 3.35, son:

¹¹Librería del soporte de radio definido por software para el hardware SDR.



RTL-SDR Source
Sample Rate (sps): 1.99986M
Ch0: Frequency (Hz): 127.042M
Ch0: Freq. Corr. (ppm): 0
Ch0: DC Offset Mode: Off
Ch0: IQ Balance Mode: Off
Ch0: Gain Mode: Manual
Ch0: RF Gain (dB): 32.8
Ch0: IF Gain (dB): 0
Ch0: BB Gain (dB): 0

Figura 3.35: Configuración del bloque *RTL-SDR* de *GNU-RADIO*. Se muestran las configuraciones establecidas para el hardware receptor SDR.

SampleRate (Frecuencia de Muestreo de Banda Base): La frecuencia de muestreo que se configura es aproximada. Así entonces, se configuró la frecuencia de muestreo a 2MHz, pero experimentalmente se encontró que 1999864Hz producen una frecuencia de muestreo más aproximada respecto a la real.

Frecuency (Frecuencia): es la frecuencia RF a la cual se sintoniza el receptor SDR para la recepción. Este se configura a 127.08Mhz.

Freq. Corr: Es el factor de corrección de frecuencia en partes por millón. Se establece en 0 si se desconoce.

DC offset Mode: Disponible solamente para dispositivos USRP¹². Al no hacer uso de dispositivo USRP se configura como apagado.

IQ balance Mode (Balance IQ): Controla el comportamiento del software en cuanto a la corrección del desequilibrio de la señal en fase respecto a la señal en cuadratura. Se configura como OFF, deshabilitando el algoritmo de corrección.

Ganancia, GainMode: Se puede establecer como manual o automática. El modo automático es soportado solamente por dispositivos RTL-SDR y ajusta la ganancia para recibir la mejor potencia de la señal que se recibe. En el modo manual se puede configurar las ganancias de radio frecuencia RF, de frecuencia intermedia IF y de banda base BB. La ganancia IF es configurable en dispositivos RTL-SDR con sintonizador E4000. La ganancia BB es configurable solamente en Hack RF¹³. Dado esto, el dispositivo RTL-SDR usado permitiría la configuración únicamente de la ganancia RF. En este caso se configura, para todas las demodulaciones como 33,8dB.

¹²Periférico para Radio Universal por Software desarrollado por la compañía National Instruments

¹³Dispositivo utilizado para la transmisión y recepción de sistemas SDR.



Bloques de Filtrado de Señales

GNU Radio posibilita el uso de varios tipos de filtros discretos, cuya respuesta al impulso finita FIR, incorpora opciones de diezmado o interpolación. Para utilizar un bloque FIR, se toma como parámetro la función del filtro como un vector. Además te tienen bloques de filtros discretos pasa bajas, pasa altas y pasa bandas, que permiten una configuración directa de la función FIR. El filtro pasa bandas es utilizado para el proceso de demodulación, con el fin de eliminar las componentes de frecuencia no deseadas. Con este fin, se utiliza el bloque Band Pass Filter de GNU Radio. Sus parámetros configurables se ilustran en la Figura 3.36, en los que se puede mencionar: ganancia, tasa de muestreo, frecuencia de corte, ancho de la banda de transición, longitud de la ventana. El dato de entrada puede ser configurado como de tipo complejo o flotante y ser combinado con salidas configurables como flotantes o complejas con diezmado o interpolación.



Figura 3.36: Configuración del bloque de filtro pasa banda de *GNU-RADIO*. Se muestran las configuraciones establecidas para el filtro.

Este bloque se conecta al bloque de recepción de datos. Para este proyecto, se lo configura con entradas y salidas complejas y un diezmado de 10 muestras, dado que el bloque de recepción de datos entrega una señal compleja, es decir una señal I-Q y como se esperaba según lo mencionado en la Sección 3.3. La tasa de muestreo se configura a 1999864Mhz al igual que el bloque receptor de datos. La ganancia del filtro se configura como 10 para todas las demodulaciones evaluadas, asignando las mismas condiciones para cada demodulador. La ventana usada para el proceso de enventanado del filtro FIR es la de Blackman¹⁴ que mostró los mejores resultados en la etapa de experimentación.

La frecuencia de corte y ancho de transición podría ser configurado en función del tipo de modulación y tasa de símbolos. Para el filtro pasa banda se tiene una

 $^{^{14}\}mathrm{Tipo}$ de función para realizar filtros digitales de longitud finita



frecuencia de corte superior F_{cs} y una inferior F_{ci} que definen el ancho de banda del filtro según:

$$BW = 2 \cdot (F_{cs} - F_{ci}) \tag{3.20}$$

Según lo presentado en la Sección 3.3, las modulaciones implementadas cuentan con un ancho de banda de 100KHz, (a excepción de FSK) y una tasa de símbolos de 100KHz, por lo que el filtro se configura de forma común para cada modulador con un ancho de banda de 100KHz y una transición de 200KHz. Según la Ecuación 3.20, con $F_{ci} = 1$, se obtiene:

$$F_{cs} = 51 \, KHz$$

Bloques para la Generación de Gráficas

GRC cuenta con bloques que permiten realizar diferentes tipos de gráficas: en el dominio del tiempo, en el dominio de la frecuencia y diagramas de constelación. Los bloques utilizados en GNU Radio para observar las gráficas son: WX GUI FFT GUI que permite visualizar la transformada rápida de Fourier FFT, WX GUI Scope Sink que permite visualizar gráficas en el dominio del tiempo y WX GUI Constellation Sink que permite observar diagramas de constelación. En las Figura 3.37 se aprecian los bloques generadores de gráficas y sus configuraciones posibles.

Las principales configuraciones de estos bloques son la frecuencia de muestreo y frecuencia de símbolo. En el caso de la gráfica de FFT, Figura 3.37(a), se puede configurar la frecuencia de banda base en la que se ubica la señal, el número de decibeles por división, el nivel de referencia en dB y el tamaño de la FFT. En el caso del diagrama de constelación, Figura 3.37(b), se puede configurar el número de puntos en el diagrama, pudiendo ser 2, 4 y 8, el desfase, el tamaño de muestras del diagrama. Cada gráfica puede ser configurada en tamaño, títulos, ubicación en la pantalla.






Figura 3.37: Bloques generadores de gráficas y sus parámetros configurables

Bloques Complementarios

Dentro de *GRC* se manejan bloques sencillos para hacer uso de constantes, variables, convertidores de tipo de dato, ganancias, etc. Algunos de estos componentes se utilizan comúnmente en el desarrollo de los demoduladores implementados. Así, se enumeran a continuación aquellos más relevantes para el proceso de demodulación.

Bloque Variable: Tiene un identificador para hacer referencia a la señal y el valor de la variable.

Bloque File Sink (Almacenamiento de Datos): Bloque que almacena datos en un archivo binario. El nombre del archivo es configurable, así como la dirección de donde se almacenará el archivo.

Conversores de Datos: Convierte cierto tipo de dato en otro. Por ejemplo la conversión de un carácter de ocho bits a un entero de 16 bits se lo hace a través



del bloque short to int.

Bloque WX GUI Notebook: Ayuda a ubicar gráficas en diferentes pestañas y permite colocar títulos sobre cada gráfica.

3.5. Implementación de Demoduladores a través de *GNU Radio Companion*

Los demoduladores que se implementan en este proyecto hacen uso exclusivo del software *GNU Radio Companion GRC*. Los bloques que se utilizan para programar cada técnica de demodulación, pueden ser vistos como librerías internas de GNU Radio, los cuales no han sido modificados para cumplir con el propósito de una demodulación capaz de recibir señales provenientes de cualquier origen, comercial o desarrollo, lo que asegura contar con resultados fiables sobre el funcionamiento del transmisor.

3.5.1. Demodulador de Desplazamiento por Frecuencia, FSK

La demodulación FSK se realiza mediante el bloque GFSK Demod de GRC, que específicamente, fue diseñado para demodular señales que han sido moduladas por desplazamiento de frecuencia Gaussiano GFSK. Dado que el dispositivo transmisor se diseña para transmitir señales FSK, se implementa únicamente la modulación 2-FSK al no contar con un bloque diseñado específicamente para la demodulación FSK. El proceso de demodulación, como se ilustra en la Figura 3.38, comienza por adquirir la señal mediante un bloque RTL-SDR Source, posteriormente esta señal es filtrada con el fin de eliminar las componentes en frecuencia no deseadas (limitar su ancho de banda). Seguido de la etapa de filtrado se procede a demodular la señal y finalmente a su almacenamiento para su posterior análisis. Cabe mencionar que para FSK la frecuencia a la que se debe sintonizar el receptor SDR es a 127.042Mhz ya que esta es la frecuencia central del transmisor (ver Sección 3.3.5). El demodulador implementado permite la configuración de parámetros relacionados a la tasa de símbolos, ganancia de RF del receptor SDR y ganancia del filtro. También puede configurarse el factor de diezmado, pero se recomienda utilizar el valor que se menciona posteriormente, a partir de la experimentación realizada con GNU Radio.



El filtro se diseña con ancho banda de 183.3KHz, cuyo valor se definió en 3.3.5, con un ancho de banda de transición de 200KHz y un diezmado de 10. El diezmado 10 responde al contar con $\frac{frec_{muestreo}}{frec_{simbolos}} = \frac{2e6}{100e3} = 20 \; muestras/simbolo$ y ser necesarias solamente 2 muestras/simbolo para una correcta demodulación de la señal. Este hecho se aplica en todos los demoduladores implementados.

La señal filtrada es enviada al bloque demodulador, *GFSK Demod*, el mismo que cuenta con varios parámetros, siendo el principal, el número de muestras por símbolo que se configura como 2 muestras/símbolo. Los demás parámetros pueden utilizar sus valores preestablecidos, a partir de un análisis experimental. La salida de este bloque demodulador corresponde a un carácter de ocho bits que contiene un 00000001 o un 00000000 correspondiente al bit recibido. Los datos demodulados son mostrados y almacenados en un archivo binario para su posterior análisis.





Figura 3.38: Implementación del demodulador FSK mediante el uso del bloque $Demod\ GFSK$




3.5.2. Demodulador de Desplazamiento de Fase, PSK

En general, la implementación del demodulador PSK sigue un proceso similar al de FSK, como se indica en la Figura 3.41. Para PSK, se recibe la señal transmitida mediante un bloque RTL-SDR Source y se aplica igualmente un filtro pasa banda para eliminar las componentes de frecuencia no deseadas, según las configuraciones establecidas en las Secciones 3.4.2 y 3.4.2. El factor de diezmado se establece en 10 en función del mismo justificativo presentado para la demodulación FSK, Sección 3.5.1. La señal filtrada puede entonces ser demodulada. El bloque demodulador utilizado es el PSK Demod de GRC. Este bloque, al igual que en FSK, permite la configuración del número de muestras por símbolo que se configura como 2 y adicionalmente posibilita se configure el número de símbolos que se mapean en la modulación. Este último parámetro se configura respectivamente según corresponda a 2, 4 u 8-PSK. Dado que el sistema propuesto no realiza ningún tipo de codificación de fuente o de canal, en el bloque demodulador se debe configurar como No en codificación diferencial y de la misma forma un No en código Gray, informando así al bloque demodulador que no se tiene codificación. Los demás parámetros se mantienen como los preestablecidos. La salida de este bloque corresponde a un carácter de ocho bits que contiene un 00000001 o un 00000000 correspondiente al bit recibido. Una vez demodulada la señal es almacenada para su posterior análisis. Así, las configuraciones a tomar en cuenta para el demodulador PSK implementado son: la tasa de símbolos, el número de símbolos del PSK y la ganancia RF para el receptor SDR.





(a) FFT a una distancia de 42cm




(b) FFT a una distancia de 164cm


Figura 3.39: FFT de una señal 4-PSK recibida

Las Figuras 3.40 y 3.39 ilustran una prueba de recepción. En las Figuras 3.40(a), 3.40(b), 3.40(c), 3.40(d), 3.40(e), 3.40(f) se presentan los diagramas de constelación de la señal recibida tras pasar por el filtro pasa banda, para 2, 4 y 8 PSK respectivamente, y bajo diferentes distancias entre las antenas del transmisor y receptor. Se observa como los puntos en el diagrama de constelación son más dispersos a mayor distancia, como se esperaba. En la Figura 3.39 se presenta la FFT una señal 4-PSK. En la FFT se distingue el ancho de banda de 100KHz para PSK como se calculó en la Sección 3.3.6. La potencia recibida se ubica en -40 dBm para la señal recibida a 0.42m y en -70 dBm para la señal recibida a 1.64m.


CAPÍTULO 3. DESARROLLO DEL SISTEMA



(a) Diagrama de constelación para 2-PSK a (b) Diagrama de constelación para 2-PSK a una distancia de $0.50\mathrm{m}$ una distancia de $1.90\mathrm{m}$



(c) Diagrama de constelación para 4-PSK a (d) Diagrama de constelación para 4-PSK a una distancia de 1.90m una distancia de 0.42m



(e) Diagrama de constelación para 8-PSK a (f) Diagrama de constelación para 8-PSK a una distancia de $0.50\mathrm{m}$ una distancia de $1\mathrm{m}$

Figura 3.40: Diagramas de constelación para 2,4 y 8 PSK a diferentes distancias






Figura 3.41: Implementación del demodulador PSK mediante el uso del bloque $Demod\ PSK$

3.5.3. Demodulador de Amplitud en Cuadratura, QAM

El demodulador QAM se implementa llevando el mismo procedimiento que las demodulaciones FSK y PSK, donde se recibe la señal mediante un bloque RTL-SDR, se filtran las componentes no deseadas, se aplica un diezmado de 10 y se procede a la demodulación. La Figura 3.42 ilustra el diagrama de bloques del demodulador implementado. El bloque demodulador utilizado corresponde a el QAM Demod de GRC. Este bloque al igual que en FSK, permite la configuración del número de muestras por símbolo, que se configura como 2 y adicionalmente se configura el número de símbolos que se mapean en la modulación, siendo este 16. Dado que el sistema propuesto no realiza ningún tipo de codificación de fuente o de canal, en el bloque demodulador se debe configurar como No en codificación diferencial y de la misma forma un No en código Gray, informando así al bloque demodulador que no se tiene codificación. Los demás parámetros se mantienen como los preestablecidos. La salida es un caracter de ocho bits que contiene un 00000001 o un 00000000 correspondiente al bit recibido. Una vez demodulada la señal es almacenada para su posterior análisis. Las configuraciones del demodulador implementado para este tipo de demodulación son: la tasa de



símbolos, el número de símbolos del QAM, aunque solamente se ha implementado 16-QAM, y la ganancia RF para el receptor SDR.




Figura 3.42: Implementación del demodulador QAM mediante el uso del bloque $Demod\ PSK$

En este caso particular, el diagrama de constelación no puede visualizarse ya que GRC no cuenta con un bloque que mapee una constelación con 16 símbolos. La Figura 3.43 ilustra la FFT de una señal QAM recibida a 40cm.




Figura 3.43: FFT de una señal 16-QAM recibida a una distancia de 40cm



3.5.4. Demodulador de Desplazamiento Amplitud, ASK

El demodulador ASK se implementa haciendo uso de varios bloques de GRC, ya que no se cuenta en *GRC* con un bloque específico para ello. En la Figura 3.44 se ilustra el demodulador ASK implementado. Primero se obtiene la señal a través del bloque *RTL-SDR Source* y se la filtra a través de un filtro pasa banda. Estos bloques se configuran según lo mencionado en la Secciones 3.4.2 y 3.4.2. Como se explica en la Sección 3.5.1, el diezmado del filtro debe configurarse en 10 para obtener 2 *muestras/simbolo*.






Figura 3.44: Implementación del demodulador ASK mediante el uso de diferentes bloques de GRC

Luego de filtrar la señal de entrada para eliminar componentes no deseadas y convertirla en una señal de ancho de banda limitado, se procede a la demodulación. ASK constituye una modulación basada en la amplitud de la señal moduladora, por lo que lo primero que se obtiene es la magnitud de la señal recibida, mediante el uso del bloque contenido en *GRC*, *Complex To Mag*, que obtiene la magnitud de la señal recibida como se ilustra en la Figura 3.45 para 2 y 4 ASK a una distancia de 40cm. En la Figura se observan las variaciones en cada nivel de voltaje recibido dependiendo del M-ASK.



(a) Magnitud a una distancia de 40cm para 2-ASK



(b) Magnitud a una distancia de 40cm para 4-ASK

Figura 3.45: Magnitud de la señal recibida ASK

Esta señal recibida debe ser cuantificada para obtener los niveles de M-ASK según la Tabla 3.7. Así se tendrían los niveles de voltaje recibidos por símbolo que deberán ser digitalizados para tener los datos binarios que se recibieron. Esta digitalización se la hace en $Matlab^{15}$. El proceso de cuantificación se lo hace mediante el bloque Quantizer de GRC. Este bloque cuantifica los valores de entrada de acuerdo a la Tabla 3.7. Si se realiza una multiplicación por una constante x, se tendrán valores enteros. Estos valores enteros corresponden a cada

¹⁵Software para análisis y diseño de diferentes sistemas



nivel para 2, 4 y 8 ASK respectivamente y la constante x, según la Tabla 3.7, se selecciona dependendiendo del M-ASK. La salida con los valores enteros es la señal demodulada sin digitalizar y es almacenada para su posterior análisis.

Tabla 3.7: Cuantificación según rangos de valores de entrada al bloque Quantizer de GRC

Cuantificador						
$egin{array}{c} N\'umero \ de \ Bits \end{array}$	Rango de Valores Desde-Hasta	Salida	Multiplicador	Salida ASK Multiplicador		
1	0-< 0,5	0	1	0		
1	0,5-1	1		1		
	0-< 0,25	0	2	0		
2	0.25 < 0.75	0.50		1		
	0.75 - < 1.25	1		2		
	1,25-1,75	1.5		3		
U	0.0 - < 0.125	0	CUENCA	0		
	0.125 < 0.375	0.25	4	1		
	0.375 - < 0.625	0.50		2		
3	0.625 < 0.875	0.75		3		
3	0,875-< 0,1,125	1		4		
	1,125-< 0,1,375	1.25		5		
	1,375 - < 1,625	1.50		6		
	1,625-1,875	1.75		7		


Este proceso de demodulación ASK tiene un proceso intermedio entre la salida del filtro digital y la entrada al cuantificador. Este proceso es una normalización para tener la señal de entrada (ver Figura 3.45) en el rango de valores dados en la Tabla 3.7 para una correcta cuantificación. El proceso se hace tomando cierta cantidad de muestras recibida de las cuales se obtiene el valor máximo de entre estas. Con este valor máximo, se calcula la constante de amplificación de la señal recibida que permite escalarla a su valor normalizado de amplitud para realizar la correcta cuantificación.

CAPÍTULO 3. DESARROLLO DEL SISTEMA


El proceso se ilustra en la Figura 3.46, para una señal 4-ASK a una distancia entre antenas de 30cm. Aquí se observa que la señal recibida tiene un rango de valores entre 0 y 8 y después del proceso de normalización se encuentra en el rango de 0 a 1.5.

La implementación de la demodulación ASK permite la configuración de los parámetros: M-ASK, siendo M=2,4,8 dependiendo del tipo de modulación M-ASK, la tasa de símbolos y la ganancia RF del receptor SDR. La Figura 3.47 ilustra una prueba de demodulación de 2 y 4 ASK de una señal tomada a 40cm de separación entre antenas. Se visualizan picos y no rampas debido a la velocidad alta con la que se toma la señal, aunque se observan los diferentes niveles obtenidos dependiendo del M-ASK. En la Figura 3.48 se observa la FFT de una señal 2-ASK para una distancia entre antenas de 40cm y 85cm. La potencia de la señal, como es de esperar, es de -38dBm para la señal recibida a 40cm de separación entre antenas y -55dBm para la señal recibida a 85cm de separación entre antenas, siendo una diferencia de 17dBm una respecto a la otra.

UNIVERSIDAD DE CUENCA desde 1867




(a) Señal antes del proceso de normalización



(b) Señal después del proceso de normalización

Figura 3.46: Magnitud de la señal recibida ASK

CAPÍTULO 3. DESARROLLO DEL SISTEMA




(a) Demodulación de una señal 2-ASK tomada a 40cm de distancia entre emisor y receptor




(b) Demodulación de una señal 4-ASK tomada a 40cm de distancia entre emisor y receptor

Figura 3.47: Demodulación de señales ASK





(a) FFT de una señal 2-ASK a una distancia de 40cm entre antenas.



(b) FFT de una señal 2-ASK a una distancia de 85cm entre antenas

Figura 3.48: FFT de señal ASK recibida

Una vez realizadas las implementaciones de moduladores y demoduladores, se procede a la realización de pruebas. Las primeras pruebas son enviar cadenas cortas de bits reiteradas veces y comprobaras visualmente en *GNU Radio* o mediante un archivo binario generado al demodular la señal que los datos fueron correctamente demodulados de acuerdo a los transmitidos. En el siguiente capitulo se hablá sobre la realización de pruebas experimentales del sistema.



Capítulo 4

Evaluación del Sistema

Este capítulo presenta los procedimientos propuestos para evaluar el sistema implementado. Con este fin, se realizan diferentes pruebas y mediciones que permiten observar el comportamiento del sistema de transmisión-recepción de información y evaluar su rendimiento con fines de validar la propuesta. Este proceso se basa en el uso del software Matlab que permite el procesamiento de archivos binarios procedentes de transmisiones de datos almacenados mediante GNU Radio. A continuación se define el proceso de experimentación y se discute los resultados obtenidos mediante una evaluación cuantitativa.

4.1. Procedimiento para la Realización de Pruebas y Mediciones

Con el fin de evaluar el funcionamiento de las técnicas de modulación digital implementadas en este proyecto, se ha propuesto dos diferentes fases de experimentación, la primera (Experimento 1) se centra en la obtención experimental de los errores producidos al transmitir una determinada cadena de bits repetidas veces dada una distancia entre transmisor y receptor establecida, mientras que la segunda fase (Experimento 2) se la hace con el fin de observar el comportamiento del sistema con respecto al error producido en las transmisiones de datos como una función de la distancia entre las antenas emisor-receptor.

Para contar con una evaluación cuantitativa del sistema, los experimentos se basan en la medición de la tasa de error de bits BER (Bit Error Rate), que corresponde a un indicador del porcentaje bits de que se receptan erróneamente con respecto a los transmitidos al enviar cierta cadena de bits. Este error se define



según la Ecuación 4.1.

$$BER = \frac{cantidaddebitserrados}{totaldebitstransmitidos} \tag{4.1}$$

El BER también se relaciona con la probabilidad de error de bits y en este contexto, brinda una una idea de cuántos bits podrían ser recibidos erróneamente durante una transmisión de una cantidad de bits determinada en un tiempo definido [33]. Para la realización de los experimentos se han definido 8 palabras fijas (secuencias de bits) con una longitud de 10000 bits cada una. Las palabras corresponden a tramas de bits obtenidas de una imagen de 100 x 100 bytes. A continuación se detallan los protocolos a seguir para cada experimento.

4.1.1. Protocolo para la Realización del Primer Experimento

El protocolo a seguir para la realización del experimento es el siguiente:

- 1. Se establece el tipo de modulación bajo el cual se realizará el experimento.
- 2. Se elije una palabra fija para enviar de un total de las 8 palabras predefinidas.
- 3. Se fija una distancia d para la cual el sistema recepte la señal con un error de bits de $0.1\,\%$ aproximadamente.
- 4. Se transmite la palabra escogida un total de 1000 veces y se mide el BER para cada vez que se receptó la palabra, obteniendo 1000 mediciones de BER.
- 5. Se calcula el promedio de BER por las 1000 mediciones realizadas.
- 6. Se repite el procedimiento para cada una de las palabra predefinidas.

Tras la realización del procedimiento se calcula la media del BER del sistema. Así se sabrá como se comporta el sistema en general y respecto a cada tipo de modulación.

4.1.2. Protocolo para la Realización del Segundo Experimento

El protocolo a seguir para la realización del experimento es el siguiente:

1. Se establece el tipo de modulación bajo el cual se realizará el experimento.



- 2. Se elije una palabra fija para enviar del total de 8 palabras.
- 3. Se fija una distancia d_1 para la cual el sistema recepte la señal sin errores, es decir la distancia mínima para la realización del experimento.
- 4. Se transmite la palabra escogida un total de 50 veces y se mide el BER para cada vez que se receptó la palabra, obteniendo 50 mediciones de BER.
- 5. Se calcula el promedio de BER por las 50 mediciones realizadas.
- 6. Se repite el procedimiento para una distancia d_2 y se lo repite hasta completar las mediciones con 10 distancias diferentes, esto es d_i , $\forall i = 1, ..., 10$.

El procedimiento se vuelve a repetir para cada una de las 8 palabras. Por cada procedimiento calcula un intervalo de confianza de 95 % para las mediciones. Los resultados serán mostrados en tablas y gráficos.

4.2. Evaluación Cuantitativa

Los experimentos realizados brindan información acerca del comportamiento del sistema en cuanto a las modulaciones desarrolladas. Primero se evalúan los resultados del Experimento 1 y luego se procede con el Experimento 2 por cada modulación realizada.

Las mediciones y sus gráficas asociadas se obtienen mediante el uso del software Matlab¹. Para realizar las mediciones de BER, el software compara la señal recibida con la palabra original n-ésima transmitida en el sistema. Para ello se debe conocer el inicio y final de una palabra. El final de una palabra es conocido si se tiene el inicio de la misma ya que el número de bits enviados por palabra es exacto, $10000 \, bits/palabra$. El inicio se encuentra mediante la incorporación de una trama insertada a manera de cabecera que se envía al inicio de cada palabra. La cabecera esta formada por 40bits enviados al inicio de cada palabra. El software de evaluación desarrollado, se encarga de encontrar la ubicación de la cabecera para identificar el inicio de una palabra. Esto se aplica a todas las modulaciones evaluadas, con diferentes cabeceras definidas para cada tipo de modulación. Posterior al cómputo del BER, se calcula el intervalo de confianza de las mediciones para cada experimento realizado con la palabra n-ésima.

¹Software que permite diseño y evaluación de sistemas: www.mathworks.com



4.2.1. Evaluación del Experimento 1

El procedimiento seguido es según el presentado en la Sección 4.1.1. Los resultados que se muestran corresponden a cada modulación implementada para posteriormente realizar una comparación entre modulaciones. Dado que se transmite la palabra n-ésima por 1000 veces, se tiene que el total de bits enviados es:

Total Bits Enviados =
$$1000 \text{ palabras} \cdot 10000 \text{ bits/palabra}$$
 (4.2)

Total Bits Enviados = 100000000 bits

Considerando los bits de cabecera se tiene:

Total Bits Enviados =
$$100000000 \text{ bits} + (1000 \cdot 40 \text{ bits/cabecera})$$
 (4.3)

Total Bits Enviados = 10040000 bits

Resultados para la Modulación por Desplazamiento de Amplitud con 2 niveles, 2-ASK

El experimento ha sido desarrollado con una distancia entre antenas emisorreceptor fijada en 75cm. La Figura 4.1 muestra los resultados de BER medido por cada palabra recibida. El error de bits encontrado es relativamente bajo aunque se puede observar algunas transmisiones donde el error incrementa considerablemente. En el caso de ASK, esto se produce debido al muestreo inexacto en el receptor, mencionado en la Sección 3.4.2. Al no ser exacto, cada cierta cantidad de muestras tomadas se genera un muestreo inadecuado de la señal, resultando en que un símbolo sea tomado dos veces. Visto de otra manera, si por ejemplo se tiene la cadena de bits 0100101001 transmitida y se obtiene en el receptor 0110010101, resulta que un bit ha aumentado, en el caso de 2-ASK un símbolo aumentado, y esto produce un desplazamiento de la señal que conlleva a una medición de BER alto. Este incremento de bits no se produce con una frecuencia precisa. En base al BER alto producido de forma casi aleatoria, se puede inferir que se ha producido un mal muestreo y por tanto, corregir el desplazamiento generado para medir el BER de la siguiente palabra. La palabra donde se produjo el aumento del bit, no puede ser corregida dado que no se conoce la posición exacta donde se produjo este aumento (para solventar estos errores se podría agregar al sistema un esquema de codificación de canal). Los picos observados en la gráfica,



producen que el promedio de la tasa de error de bits incremente, aunque si se considera que una palabra resulta desplazada cada 75 envíos (lo que corresponde a cada $75envios \cdot 10000$ bits/palabra = 750000 bits, no significa un gran aumento en el promedio.

El tiempo de envío del total de bits para 2-ASK, considerando que la tasa de símbolos es 100 Ksimbolos/segundo (ver Sección 3.3) y que cada símbolo para 2-ASK es de un bit, es:

Tiempo de Envio =
$$10040000$$
bits · $\frac{1}{100000 \text{ bits/segundo}}$ (4.4)

Tiempo de Envio = 100,4 segundos

Tiempo de Envio = 1,67 minutos

UNIVERSIDAD DE CUENCA desde 1867






Figura 4.1: Resultados obtenidos del BER por cada palabra enviada, 2-ASK



A continuación se ilustra en la Figura 4.2 el promedio de BER por cada palabra enviada durante la ejecución del experimento 1 para 2-ASK. El promedio del BER resulta ser aceptable, considerando que no se ha implementado ningún esquema de codificación de canal, variando entre $0.8\,\%$ y $1.8\,\%$ como se presenta en la Tabla 4.1. El promedio de error de 2-ASK resulta ser $1.276\,\%$.

Tabla 4.1: Resultados del promedio del BER para 2-ASK por palabra en porcentaje

2-ASK		
Palabra 1	1.887	
Palabra 2	1.008	
Palabra 3	1.018	
Palabra 4	1.758	
Palabra 5	0.803	
Palabra 6	0.929	
Palabra 7	-0.928	
Palabra 8	1.880	
PROMEDIO	1.276	




Figura 4.2: Resultados Obtenidos del BER promedio por cada palabra enviada, $2\text{-}\mathrm{ASK}$



Resultados para la Modulación por Desplazamiento de Amplitud de 4 niveles, 4-ASK

El experimento ha sido desarrollado con una distancia entre antenas emisorreceptor de 50cm. La Figura 4.3 muestra los resultados de BER medido por cada
palabra recibida. Al igual que en el caso de 2-ASK, Sección 4.2.1, se tienen picos
fácilmente observables en las gráficas que son producidos por la inexactitud en
la tasa de muestreo del receptor, lo que produce el incremento del BER como
ya se documentó anteriormente. De la misma manera que en 2-ASK, en base al
BER alto producido de forma inesperada, se puede discernir que se ha producido
un mal muestreo y corregir el desplazamiento generado para medir el BER de la
siguiente palabra.

En la Figura 4.4 se presenta el promedio de BER por cada palabra enviada durante la ejecución del experimento 1 para 4-ASK. El promedio del BER varia entre 6% y 11% como se presenta en la Tabla 4.2, una tasa de error de bits relativamente alta, lo que los autores consideran se debe a que la incorrecta frecuencia de muestreo produce mayores errores que en 2-ASK dada la tasa de bits más alta generada en 4-ASK. El promedio de error de 4-ASK resulta ser 8.615%.

Tabla 4.2: Resultados del promedio del BER para 4-ASK por palabra en porcentaje

4-ASK		
Palabra 1	6.002	
Palabra 2	6.010	
Palabra 3	8.003	
Palabra 4	10.705	
Palabra 5	9.916	
Palabra 6	7.839	
Palabra 7	10.040	
Palabra 8	10.406	
PROMEDIO	8.615	






Figura 4.3: Resultados obtenidos del BER por cada palabra enviada, 4-ASK






Figura 4.4: Resultados Obtenidos del BER promedio por cada palabra enviada, 4-ASK

El tiempo de envío del total de bits para 4-ASK, considerando que la tasa de símbolos es 100 Ksimbolos/segundo (ver Sección 3.3) y que cada símbolo para 2-ASK tiene 2 bits, es:

Tiempo de Envio =
$$\frac{10040000bits}{100000 \text{ simbolos/segundo} \cdot 2 \text{ bits/símbolo}}$$
(4.5)

Tiempo de Envio = 50.2 segundos

Resultados para la Modulación por Desplazamiento de Fase con 2 niveles, 2-PSK

El experimento ha sido desarrollado con una distancia entre antenas emisorreceptor de 160cm. El demodulador toma una primera referencia de fase de un símbolo recibido y en base a esta referencia demodula la señal. Ejemplificando esto se tiene que: en el receptor, un primer símbolo recibido se mapea como bit "0", a pesar que sea un bit "1" o un bit "0" y utiliza esta referencia para mapear los siguientes bits recibidos. Suponiendo entonces que se reciba la cadena de bits 100110011, se mapeará como 011001100, ya que el primer bit de referencia a pesar de ser un bit "1" se mapea como bit "0". Entonces, el demodulador en estos casos tendrá una respuesta complementaria respecto a la señal original transmitida, pero que en esencia es la misma. Este cambio se corrige mediante código en *Matlab* haciendo uso de la cabecera transmitida al inicio de cada palabra. Al



encontrar una cabecera, ésta se compara con la cabecera original y la cabecera complementada. La comparación determina entonces si la señal demodulada está complementada, además de localizar el inicio de una palabra.

La Figura 4.5 muestra los resultados de BER medido por cada palabra recibida. En las Figuras se observan picos donde el BER se eleva considerablemente respecto a sus mediciones vecinas. Estos picos no son producidos por el muestreo inexacto como en el caso de ASK, sino son el resultado de un desfase inesperado que conlleva un mapeo incorrecto de símbolos, consecuentemente, un resultado de demodulación incorrecta. Esto es producido al no tener correcciones de fase, ni algoritmos de sincronización emisor-receptor o un esquema de codificación de canal. Visto de otra forma, el receptor, cada cierto tiempo y de forma indeterminada, mapea de forma invertida los símbolos recibidos. Esto lleva al hecho de que el muestreo inexacto no es producido cuando se hace uso exclusivo de los bloques de demodulación de GRC y que los muestreos incorrectos del demodulador ASK implementados se provocan al utilizar bloques que no han sido diseñados precisamente para la demodulación ASK. La forma de corregir será en base al resultado del BER. Al incrementar el BER de forma inesperada se puede discernir que el mapeo y demodulación de símbolos de la señal recibida ha experimentado una inversión de bits. De esta manera, se corregirá los complementos aleatorios a partir de esta n-ésima palabra, el resultado de la demodulación.

El tiempo de envío del total de bits para 2-PSK, es el mismo que en 2-ASK. A continuación se ilustra en la Figura 4.6 el promedio de BER por cada palabra enviada durante la ejecución del experimento 1 para 2-PSK. El promedio del BER resulta ser aceptable, variando entre $0.5\,\%$ y $3.5\,\%$ como se presenta en la Tabla 4.3. El promedio de error de bits de 2-PSK de todas las palabras enviadas resulta ser $1.083\,\%$.






Figura 4.5: Resultados obtenidos del BER por cada palabra enviada, 2-PSK






Figura 4.6: Resultados Obtenidos del BER promedio por cada palabra enviada, 2-PSK

UNIVERSIDAD DE CUENCA

Tabla 4.3: Resultados del promedio del BER para 2-PSK por palabra en porcentaje

2-PSK		
Palabra 1	0.790	
Palabra 2	3.467	
Palabra 3	0.607	
Palabra 4	0.792	
Palabra 5	0.676	
Palabra 6	1.024	
Palabra 7	0.399	
Palabra 8	0.912	
PROMEDIO	1.083	

Resultados para la Modulación por Desplazamiento de Fase con 4 niveles, 4-PSK

El experimento ha sido desarrollado con una distancia entre antenas emisorreceptor de 150cm. Al igual que en 2-PSK, el demodulador 4-PSK, puede entregar la señal desfasada respecto a la original al momento de demodular. Así, al recibir un determinado símbolo se puede tener un mapeo como "00", "01", "10" o "11",



siendo uno de estos el símbolo el correcto y los otros, se verían como un desfase. En esta demodulación, se utilizan procedimientos similares a la demodulación 2-PSK con el fin de localizar un desfase, precisamente con el fin de comparar la cabecera recibida con la original y sus posibles desfases para determinar cuál es el posible desfase.

La Figura 4.7 muestra los resultados de BER medido por cada palabra recibida. Los picos, como en 2-PSK, se producen por un desfase inesperado y se corrige el desfase de la misma forma que en 2-PSK. Como resultado, se visualiza una cantidad de picos similar que los obtenidos en 2-PSK, Figura 4.5, sin embargo, debe considerarse que el experimento para 4-PSK se realizó con una menor distancia entre transmisor y receptor para obtener este resultado.

El tiempo de envío del total de bits para 4-PSK, es el mismo que en 4-ASK. A continuación se ilustra en la Figura 4.7 el promedio de BER por cada palabra enviada durante la ejecución del experimento 1 para 4-PSK. El promedio del BER resulta ser aceptable, variando entre 0.5 % y 4 % como se presenta en la Tabla 4.3. El promedio de error de bits de 4-PSK de todas las palabras enviadas resulta ser 1.122 %.

Tabla 4.4: Resultados del promedio del BER para 4-PSK por palabra en porcentaje

4-PSK		
Palabra 1	3.988	
Palabra 2	0.980	
Palabra 3	0.638	
Palabra 4	0.503	
Palabra 5	0.410	
Palabra 6	0.288	
Palabra 7	1.375	
Palabra 8	0.793	
PROMEDIO	1.122	






Figura 4.7: Resultados obtenidos del BER por cada palabra enviada, 4-PSK






Figura 4.8: Resultados Obtenidos del BER promedio por cada palabra enviada, 4-PSK

Resultados para la Modulación por Desplazamiento de Fase con 8 niveles, 8-PSK

El experimento ha sido desarrollado con una distancia entre antenas emisorreceptor de 90cm. De la misma forma, se debe considerar el hecho de que se
pueden producir desfases dada las condiciones propias del canal de comunicaciones. Así, se puede tener al recibir un determinado símbolo, un mapeo como "000",
"001", "010", "011", "100", "101", "110" o "111", siendo uno de estos el símbolo
correcto y los otros se verían como un desfase. De manera similar a los esquemas
de demodulación 2-PSK y 4-PSK, se implementan procedimientos similares para
localizar un desfase, donde se compara la cabecera recibida con la original y sus
posibles desfases para determinar cuál es el posible desfase.

La Figura 4.10 muestra los resultados de BER medido por cada palabra recibida. Los picos, como en 2-PSK y 4-PSK, se producen por un desfase inesperado que es corregido de la misma forma que en 2-PSK. Se visualiza una cantidad de picos similar que los obtenidos en 2-PSK y 4PSK, Figura 4.5 y Figura 4.7, pero se debe tener en cuenta que el experimento para 8-PSK se realizó a mucha menor distancia para obtener este resultado. Así, se tiene que al utilizar 8-PSK se consigue una mayor cantidad de desfase que para 4-PSK al tener el transmisor separado del receptor la distancia, y por ende el promedio de BER por cada



palabra enviada es mucho mayor para 8-PSK que para 4-PSK. Igualmente, se tiene para el caso de comparar este resultado con aquellos de 2-PSK. Este hecho puede atribuirse a la cantidad de símbolos que se mapean en el diagrama de constelación, donde a mayor cantidad de símbolos mapeados, se puede tener más interferencia entre símbolos debido a la más corta separación entre los mismos, como se ilustra en la Figura 4.9, y por ende mayor cantidad de desfases.


El tiempo de envío del total de bits para 8-PSK, considerando que la tasa de símbolos es 100 Ksimbolos/segundo (ver Sección 3.3) y que cada símbolo para 8-PSK es de tres bits, es:

Tiempo de Envío =
$$\frac{10040000bits}{100000 \text{ símbolos/segundo} \cdot 3 \text{ bits/simbolo}}$$
(4.6)


Tiempo de Envío = 33,47 segundos

En la Figura 4.11 el promedio de BER por cada palabra enviada durante la ejecución del experimento 1 para 8-PSK. El promedio del BER resulta ser igualmente aceptable, variando entre $0.6\,\%$ y $1.6\,\%$ como se presenta en la Tabla 4.5. El promedio de error de 8-PSK resulta ser $1.232\,\%$.






(a) Diagrama de constelación para 8-PSK



(b) Diagrama de constelación para 4-PSK



(c) Diagrama de constelación para 2-PSK

Figura 4.9: Comparación de diagramas de constelación de 2, 4 y 8-PSK a una distancia de 190cm, 164cm y 100cm respectivamente






Figura 4.10: Resultados obtenidos del BER por cada palabra enviada, 8-PSK






Figura 4.11: Resultados Obtenidos del BER promedio por cada palabra enviada, 8-PSK

UNIVERSIDAD DE CUENCA

Tabla 4.5: Resultados del promedio del BER para 8-PSK por palabra en porcentaje

8-PSK	
Palabra 1	2.433
Palabra 2	1.132
Palabra 3	1.573
Palabra 4	0.576
Palabra 5	0.967
Palabra 6	1.131
Palabra 7	1.102
Palabra 8	0.939
PROMEDIO	1.232



Resultados para la Modulación por Desplazamiento de Frecuencia con 2 niveles, 2-FSK

El experimento ha sido desarrollado con una distancia entre antenas emisorreceptor de 100cm. La Figura 4.12 muestra los resultados de BER medido por cada palabra recibida. El error de bits es bajo aunque se pueden observar algunas partes donde el error incrementa considerablemente, como consecuencia de lo descrito de manera similar a las demodulaciones anteriormente presentadas, donde se producen errores causados por imprecisiones en el muestreo del receptor. En el caso de FSK, esto se traduce en un desplazamiento de bits cuando no se discrimina correctamente un cambio de frecuencia. Un proceso similar al de ASK se lleva a cabo para hacer la corrección de dicho desplazamiento.

El tiempo de envío del total de bits para 2-FSK, es el mismo que en 2-ASK. A continuación se ilustra en la Figura 4.13 el promedio de BER por cada palabra enviada durante la ejecución del experimento 1 para 2-FSK. El promedio del BER varia entre 0.6 % y 3.4 % como se presenta en la Tabla 4.6. El promedio de error de bits de 2-FSK de todas las palabras enviadas resulta ser 1.203 %.






Figura 4.12: Resultados obtenidos del BER por cada palabra enviada, 2-FSK






Figura 4.13: Resultados Obtenidos del BER promedio por cada palabra enviada, 2-FSK

UNIVERSIDAD DE CUENCA

Tabla 4.6: Resultados del promedio del BER para FSK por palabra en porcentaje

FSK	
Palabra 1	3.343
Palabra 2	0.879
Palabra 3	0.872
Palabra 4	0.613
Palabra 5	0.907
Palabra 6	1.107
Palabra 7	0.844
Palabra 8	1.056
PROMEDIO	1.203

Resultados para la Modulación de Amplitud en Cuadratura con 16 niveles, 16-QAM

Este experimento ha sido desarrollado con una distancia entre antenas emisorreceptor de 100cm. La Figura 4.15 muestra los resultados de BER medido por cada
palabra recibida. En QAM, al igual que en PSK, se tienen desfases al momento
de demodular la señal y se corrigen como ya ha sido mencionado para 2, 4 y
8-PSK. Los resultados obtenidos se muestran en la Figura 4.15. Posteriormente,



se presenta la Figura 4.14 que muestra el promedio de BER por cada palabra enviada durante la ejecución del experimento 1 para 16-QAM. El promedio del BER varía entre $0.6\,\%$ y $3.4\,\%$ como se presenta en la Tabla 4.7. La media de error de bits de 16-QAM de todas las palabras enviadas resulta ser $2.530\,\%$.

Tabla 4.7: Resultados del promedio del BER para QAM por palabra en porcentaje

$\mathbf{Q}\mathbf{A}\mathbf{M}$	
Palabra 1	5.666
Palabra 2	1.613
Palabra 3	2.243
Palabra 4	1.656
Palabra 5	1.404
Palabra 6	1.184
Palabra 7	5.223
Palabra 8	1.254
PROMEDIO	2.530

UNIVERSIDAD DE CUENCA




Figura 4.14: Resultados Obtenidos del BER promedio por cada palabra enviada, $16\mathrm{QAM}$






Figura 4.15: Resultados obtenidos del BER por cada palabra enviada, 16-QAM



Comentarios Generales del Experimento 1

Analizando los resultados generales se tiene que:

- Las modulaciones por desplazamiento de fase tienen mayor alcance, seguidas por las modulaciones en cuadratura, la modulación por desplazamiento de frecuencia y finalmente la modulación por desplazamiento de amplitud.
- 2. El BER promedio resulta aproximarse al 1% para el sistema en general, a excepción de 4-ASK donde el muestreo inexacto produce muchos errores.
- 3. Se debe tener en cuenta que el proyecto no conlleva ningún tipo de codificación y por ende, errores de fase, frecuencia, sincronización son muy comunes.

4.2.2. Evaluación del Experimento 2

El procedimiento de este experimento sigue los lineamientos establecidos en la Sección 4.1.2. Los resultados que se muestran a continuación corresponden a cada tipo de modulación implementada y al final se realiza una comparación entre las diferentes modulaciones. Dado que la palabra n-ésima debe ser transmitida 50 veces, dada la concepción de este experimento, se tiene que el total de bits enviados es:

Total Bits Enviados =
$$50 \text{ palabras} \cdot 10000 \text{ bits/palabra}$$
 (4.7)

Total Bits Enviados = 500000 bits

Considerando los bits de cabecera se tiene:

Total Bits Enviados =
$$500000 \text{ bits} + (50 \cdot 40 \text{ bits/cabecera})$$
 (4.8)

Total Bits Enviados = 502000 bits

Además de obtener el promedio de BER para cada distancia, se ha obtenido un intervalo de confianza del 95 % para cada conjunto de mediciones correspondiente a la transmisión reiterada de una palabra específica. En estadística, el intervalo de confianza es una estimación de posibles valores que adopta una variable aleatoria en un intervalo observado de un conjunto de valores. El intervalo de confianza se calcula con el análisis de experimentos replicados, los valores del intervalo de confianza se encuentran entre el límite inferior y el límite superior.



El nivel de confianza indica qué porcentaje de valores de una muestra se encontrarán en el intervalo de confianza. Mientras mayor es la varianza se producen intervalos de confianza más grandes. Para que un nivel de confianza de $95\,\%$ y la desviación estándar coincidan, se calculan los límites del intervalo de confianza según las Ecuaciones 4.9 y 4.10.

$$Limite Superior = \bar{x} + z \frac{\sigma}{\sqrt{n}}$$
 (4.9)

$$Limite Inferior = \bar{x} - z \frac{\sigma}{\sqrt{n}}$$
 (4.10)

Donde \bar{x} es la media de muestras en un experimento, z es una constante que depende del nivel de confianza, para un nivel de confianza de 95 % se tiene $z=1,96,\ \sigma$ es la desviación estándar y n es el número de observaciones de la variable aleatoria.

Resultados para la Modulación por Desplazamiento de Amplitud con 2 niveles, 2-ASK

Para este experimento se obtiene el resultado del BER promedio resultado de la transmisión de una palabra en un número de 50 veces y para 10 distintas mediciones de distancia entre emisor y receptor. Las variaciones en distancia se dan en el rango de 30 a 165 centímetros. En la Figura 4.16 se muestra la media del error de bit por cada distancia y el intervalo de confianza dibujado en las barras verticales. Se puede observar el incremento del BER es muy pequeño a medida que se aumenta la distancia. Sin embargo, a medida que se aumenta la distancia se tienen mas errores, como es de esperarse de manera natural y también considerando que no se cuenta con un esquema de condificación de canal. Se puede observar en las gráficas que para un determinado valor de distancia el BER se incrementa de forma drástica.

A pesar que el BER tiene un valor muy pequeño, en la mayoría de mediciones el intervalo de confianza tiene amplitudes considerables, esto se debe principalmente al aumento de bits causado en la modulación 2-ASK como se explicó en el procedimiento del experimento 1. El tasa de error varía entre $0\,\%$ y $60\,\%$ para el mejor y peor caso respectivamente.






Figura 4.16: Resultados obtenidos del BER con diferentes distancias entre emisor y receptor por cada palabra enviada, 2-ASK



Resultados para la Modulación por Desplazamiento de Amplitud con 4 niveles, 4-ASK

Las distancias entre el receptor y el emisor en este experimento varían entre 30 y 120 centímetros. En la Figura 4.17 se muestra el promedio del error de bit por cada distancia y el intervalo de confianza de $95\,\%$ en las barras verticales. A comparación con la modulación 2-ASK la tasa de error de bit aumenta con mayor rapidez a medida que se aleja el emisor y el receptor. En distancias menores a 50 centímetros el error tiende a cero pero al ir aumentando la distancia tiene en un error alrededor del $50\,\%$.

La amplitud del intervalo de confianza es mayor que en la modulación 2-ASK, esto se debe principalmente al aumento de bits en la recepción de la señal.






Figura 4.17: Resultados obtenidos del BER con diferentes distancias entre emisor y receptor por cada palabra enviada, 4-ASK



Resultados para la Modulación por Desplazamiento de Fase con 2 niveles, 2-PSK

Para este experimento, las distancias entre el receptor y el emisor a las que se evalúa en BER, varían desde 50 a 230 centímetros. En la Figura 4.18 se muestra el promedio del error de bit por cada distancia y el intervalo de confianza en las barras verticales. La tasa de error de bits tiende a ser cero a pesar de la gran distancia entre el emisor y receptor comparado con la modulación por desplazamiento de amplitud. Cuando la distancia es mayor a 170 centímetros se observa que la tasa de error de bit empieza a aumentar y en algunos casos llega al $50\,\%$ de error.

La amplitud del intervalo de confianza es muy pequeño lo que indica que al realizar varios envíos de cada palabra los datos siempre se encuentran alrededor del promedio de la señal. A pesar de existir desfases en la recepción se tiene un error de bit muy pequeño.






Figura 4.18: Resultados obtenidos del BER por cada palabra enviada, 2-PSK



Resultados para la Modulación por Desplazamiento de Fase con 4 niveles, 4-PSK

Las distancias entre el receptor y el emisor en este experimento van desde 30 a 183 centímetros. En la Figura 4.19 se muestra el promedio del error de bit por cada distancia y el intervalo de confianza en las barras verticales. La tasa de error de bits tiende a ser cero en las primeras mediciones. Cuando la distancia es mayor a 149 centímetros se observa que la tasa de error de bit empieza a aumentar hasta alcanzar en algunos casos un error del $50\,\%$, lo que evidencia un comportamiento muy parecido al de 2-PSK, a pesar que para este caso la distancia entre emisor y receptor es menor.

La amplitud del intervalo de confianza es muy pequeño cuando el BER tiende a cero, pero a medida que la distancia aumenta la tasa de error también lo hace y el intervalo de confianza tiene una amplitud mayor, esto se debe principalmente al desfase de la señal en el receptor.






Figura 4.19: Resultados obtenidos del BER por cada palabra enviada, 4-PSK



Resultados para la Modulación por Desplazamiento de Fase con 8 niveles, 8-PSK

Las distancias entre el receptor y el emisor en el experimento van desde 40 a 140 centímetros. En la Figura 4.20 se muestra la media del error de bit por cada distancia y el intervalo de confianza en las barras verticales. La tasa de error de bits tiende a ser cero en las primeras mediciones. Como en los casos anteriores y como es de esperarse, cuando la distancia es mayor a un determinado valor, en este caso 80 centímetros, se observa que la tasa de error de bit empieza a aumentar de manera considerable. La distancia en que el error de bit es cercano al 0% es menor a comparación con la modulación 4-PSK, esto se debe a que se transmiten ocho fases diferentes por lo tanto la probabilidad de que la señal llegue desfasada al receptor aumenta.

La amplitud del intervalo de confianza tiene un valor alto cuando la tasa de error de bit es mayor al 1%.

UNIVERSIDAD DE CUENCA






Figura 4.20: Resultados obtenidos del BER por cada palabra enviada, 8-PSK



Resultados para la Modulación por Desplazamiento de Frecuencia con 2 niveles, 2-FSK

En este experimento, las distancias entre el receptor y el emisor varían entre 30 y 165 centímetros. En la Figura 4.21 se muestra el valor promedio del error de bit por cada distancia y el intervalo de confianza en las barras verticales. Al igual que en modulaciones anteriores en los valores de distancia menores a cierto umbral la tasa de error de bits tiende a ser cero, sin embargo cuando la distancia es mayor a 120 centímetros se observa que la tasa de error de bit empieza a aumentar de manera considerable.

La amplitud del intervalo de confianza tiene un valor alto cuando la tasa de error de bit es mayor al 1 %. Esto se debe principalmente a errores de comunicación.






Figura 4.21: Resultados obtenidos del BER por cada palabra enviada, 2-FSK



Resultados para la Modulación de Amplitud en Cuadratura con 16 niveles, 16-QAM

Para la evaluación cuantitativa de la modulación 16-QAM, las distancias entre el receptor y el emisor se variaron entre 30 y 165 centímetros. En la Figura 4.21 se muestra el error de bit promedio para cada distancia, conjuntamente con el intervalo de confianza de las mediciones en las barras verticales. Mientras más cerca se encuentra el receptor del transmisor menor será la tasa de error de bit. En la Figura 4.22(b) se observa un BER alto a pesar de ser una distancia pequeña, esto se debe a un error de fase ocurrido en el receptor. El comportamiento de la gráfica de BER de la modulación QAM es similar al de las otras modulaciones por cambio de fase evaluadas en este proyecto.






Figura 4.22: Resultados obtenidos del BER por cada palabra enviada, 16-QAM



Comentarios Generales del Experimento 2

Analizando los resultados generales se tiene que:

- 1. Las modulaciones de Fase tienen un mayor alcance, seguidas por la de frecuencia y cuadratura, y por último las modulaciones por amplitud, las que son bien conocidas por ser mas propensas al ruido.
- 2. A medida que el receptor y el emisor se alejan la tasa de error de bit aumenta de manera exponencial. Esto debido a errores en la recepción y la baja potencia de la señal que llega a la antena.
- 3. El intervalo de confianza tiene una amplitud pequeña a distancias cortas y aumenta conforme se alejan el receptor y emisor.
- 4. A pesar de haber una distancia corta entre las antenas del emisor y receptor se pueden tener niveles altos de BER, la causa principal del aumento en la tasa de error del bit es la desincronización de fase en el caso de las modulaciones por Fase y el aumento de bits en las modulaciones por amplitud.

David García R., Paúl Verdugo R.



Capítulo 5

Conclusiones y Trabajos Futuros

5.1. Conclusiones

Al culminar el proyecto, basados en los objetivos planteados, se obtienen las siguientes conclusiones del desarrollo del mismo:

El primer objetivo planteado para el desarrollo del proyecto fue estudiar el uso de dispositivos FPGA para la implementación de sistemas de comunicaciones digitales. Tras los estudios realizados sobre dispositivos FPGA para la implementación de diferentes técnicas de modulación digital de un sistema de comunicaciones, al culminar el proyecto técnico, se ha identificado a un FPGA como un dispositivo sumamente flexible, robusto, fiable, de alta velocidad y precisión, de bajo consumo de potencia y de relativo bajo costo. Estas características posicionan a los dispositivos tipo FPGA como herramientas adecuadas para el desarrollo e implementación de moduladores que requieren alta precisión en la generación de portadoras. Además, la velocidad de un FPGA hace posible la generación de señales de alta frecuencia que puedan ser transmitidas sin mayores dificultades como se ha demostrado en este proyecto, lo que sumado a su flexibilidad permite integrar varias técnicas de modulación dentro de un mismo FPGA y que están determinadas bajo una plataforma de hardware común.

El segundo objetivo planteado fue implementar técnicas de modulación digital sobre la plataforma FPGA Xilinx Spartan 3E. En este proyecto se utilizó la plataforma FPGA Xilinx Spartan 3E Starter Kit, que facilitó la implementación de múltiples técnicas de modulación digital: 2, 4 y 8 ASK, 2 FSK, 2, 4, 8 PSK y 16 QAM. La frecuencia de portadora lograda con este dispositivo, sin hacer uso de circuitos osciladores externos, es de $f_c = 2,08MHz$. La tasa de símbolos

CAPÍTULO 5. CONCLUSIONES Y TRABAJOS FUTUROS

aplicada para realizar este proyecto ha sido de 100KHz. Bajo estas condiciones el dispositivo FPGA ha funcionado correctamente demostrando su flexibilidad en su aplicación al desarrollo de sistemas de comunicaciones.

Como tercer objetivo se planteó evaluar el funcionamiento de las técnicas de transmisión implementadas mediante un receptor basado en Software Defined Radio: GNURadio. Tras la evaluación del sistema, se ha concluido que las modulaciones implementadas cumplen con sus propósitos. Esto se fundamenta en el uso exitoso de un receptor basado en Software Defined Radio y GNU Radio donde las señales recibidas han sido demoduladas correctamente y se ha logrado observar los parámetros característicos de un sistema de comunicaciones como espectro de frecuencia, ancho de banda, tiempo de bit, diagramas de constelación, etc. Todas las técnicas de modulación han sido evaluadas y se ha obtenido tasas de error de bit cercanas 1% tras las transmisiones realizadas, considerando que no se ha hecho uso de ningún esquema de codificación de canal. Los experimentos realizados ubican a las modulaciones en fase como de mayor alcance respecto a las modulaciones de amplitud o frecuencia, ya que los resultados obtenidos muestran menores tasas de error de bit para dichas modulaciones según se puede corroborar con los resultados de similares experimentos bajo condiciones similares. Una modulación ASK no resulta eficiente pues su inmunidad al ruido es menor a las demás técnicas de modulación implementadas.

Finalmente, su cumplió el objetivo general del proyecto de utilizar un dispositivo FPGA para la implementación de la etapa de modulación en sistemas de comunicaciones digitales, pues al culminar el proyecto, se pudo implementar dicho bloque exitosamente, haciendo uso de un dispositivo FPGA, obteniendo un bloque que puede ser aplicado a sistemas que por ejemplo hagan uso de SDR.

5.2. Trabajos Futuros

En la actualidad existen varios dispositivos FPGA desarrollados por diferentes fabricantes principalmente Xilinx y Altera, incluso muchos con mejores características técnicas que el Spartan 3E. Se suegiere estudiar nuevas plataformas en el contexto de modulaciones digitales sobre FPGA pues podría contribuir a la obtención de mejores resultados de bloques moduladores que puedan ser utili-

CAPÍTULO 5. CONCLUSIONES Y TRABAJOS FUTUROS

zados en dispositivos FPGA. Además, una plataforma de hardware más robusta posibilitará la implementación de técnicas de codificación de fuente y de canal, con lo que podría evaluarse diferentes técnicas de codificación y corrección de errores.

En base a lo obtenido en este proyecto, se recomienda a futuro implementar la técnica OFDM (Orthogonal Frequency Division Multiplexing) sobre FPGA, ya que la multiplexación constituye un recurso muy utilizado en los sistemas de comunicación actuales. También, se plantea realizar un estudio de codificación sobre FPGA, para lograr obtener un bloque que realice codificación y modulación de manera flexible haciendo uso de FPGA.

Finalmente, sobre el proyecto realizado se puede aplicar una etapa de potencia y probar su funcionamiento correcto sobre plataformas receptoras que no sean precisamente el *Software GNU Radio* y así poder hacer pruebas de radiación y de diferentes configuraciones de antenas.

David García R., Paúl Verdugo R.



Anexos

Anexo 1: Diagramas Eléctricos de Circuitos y Tarjetas

Conversor Digital/Analógico R-2R

La Figura 5.1 y la Figura 5.2 muestran respectivamente la vista superior e inferior del circuito impreso del convertidor digital/analógico R-2R usado en el transmisor de las modulaciones digitales.




Figura 5.1: Esquema TOP del conversor R-2R.






Figura 5.2: Esquema Bottom del conversor R-2R.

Fuente de Alimentación

La Figura 5.3 muestra el esquema de una fuente simétrica de $+15\mathrm{V}$, $-15\mathrm{V}$, $+5\mathrm{V}$ y $-5\mathrm{V}$. la cual se utiliza para alimentar de corriente los diferentes circuitos del transmisor.




Figura 5.3: Esquema de Fuente simétrica de voltaje.

La Figura $5.4~\mathrm{y}$ la Figura $5.5~\mathrm{muestran}$ los esquemas del circuito impreso de la fuente implementada.






Figura 5.4: Esquema TOP de la fuente de alimentación.




Figura 5.5: Esquema Bottom de la fuente de alimentación.

Conector Digilent Hirose

La Figura 5.3 muestra el conector Hirose digilent¹ de 100 pines, este se usa para conectar el FPGA con el conversor analógico Digital.



Figura 5.6: Conector Digilent Hirose de 100 pines.

Amplificador de radiofrecuencia

En la Figura 5.7 se observa el amplificador de radiofrecuencia $Cougar\ AC557C^2$.



Figura 5.7: Amplificador de rafiofrecuencia.

¹Página web del fabricante: https://www.hirose.com/product/en/products/FX2

²Página web del fabricante: http://www.teledyne-cougar.com/



Anexo 2: Dispositivos Utilizados en el Receptor

Receptor de Televisión Digital DVB-T

En la Figura 5.8 se muestra el receptor de señales de televisión digital y radio FM DVB-t 3 usado para la recepción de las modulaciones digitales en GNU Radio.



Figura 5.8: Receptor de televisión digital y radio FM.

Convertidor de Frecuencias UpConverter

En la Figura 5.9 se observa el convertidor de frecuencias $Ham\ it\ Up\ ^4.$ usado para recibir señales de menor frecuencia que la banda de FM.

³Fabricante: RTL-SDR. Sitio web: http://www.rtl-sdr.com/

⁴NooElec, página web: http://www.nooelec.com



$CAPÍTULO \ 5. \ CONCLUSIONES \ \underline{Y} \ TRABAJOS \ FUTUROS$



Figura 5.9: Convertidor de Frecuencias.



Anexo 3: Implementaciones

Conversor Digital/Analógico R-2R

La Figura 5.10 y la Figura 5.11 muestran el conversor digital/analógico R-2R en PCB.



Figure 5 10: Viete gurerier del converger D 20

Figura 5.10: Vista superior del conversor R-2R.




Figura 5.11: Vista inferior del conversor R-2R.



Fuente de Alimentación

La Figura 5.12 muestra la fuente de alimentación simétrica implementada.



Figura 5.12: Fuente simétrica de voltaje.

UNIVERSIDAD DE CUENCA

Transmisor

En la Figura 5.13 se observa el emisor de las modulaciones digitales con todos sus componentes. Este consta del FPGA Spartan 3E de xilinx, conector Hirose, convertidor digital/analógico, fuente de alimentación, amplificador de radiofrecuencia y una antena.



Figura 5.13: Transmisor de modulaciones digitales.



Receptor

En la Figura 5.14 se observa el emisor de las modulaciones digitales con todos sus componentes. Este consta de una antena, convertidor de frecuencias $Ham\ it$ Up receptor de televisión digital y un computador con el software $GNU\ radio$.



Figura 5.14: Receptor de modulaciones digitales.



Bibliografía

- [1] P. Addabbo, T. Beltramonte, M. di Bisceglie, C. Galdi, and G. Giangregorio. 4d-8psk trellis coded modulation: Implementation on xilinx virtex-6 fpga. *IEEE 2015*, pages 378–383, July 2015.
- [2] Basil M. Al-Hadithi and Juan Suardíaz Muro. Nuevas tendencias en el diseño electrónico digital: codiseño hardware/software. *Tecnología y Desarrollo*, 2004.
- [3] Analog Devices, Inc. High Performance 145 MHz FastFET Op Amps AD8065.
- [4] Pavel DOBIÁŠ. Drm transmitter with fpga device. *Radio Engineering*, 16(2):44–49, Jun 2007.
- [5] Gihad Elamary, Graeme Chester, and Jeffrey Neasham. A simple digital vhdl qpsk modulator designed using cpld/fgpas for biomedical devices applications. In *Proceedings of the World Congress on Engineering 2009*, volume 1, "London, U.K.", July 2009.
- [6] ETSI European Telecommunications Standards Institute. Digital audio broadcasting (dab). Technical report, European Telecommunications Standards Institute, ETSI, 2016. Online, visitado el 13-Agosto-2016.
- [7] ETSI European Telecommunications Standards Institute. Digital video broadcasting (dab). Technical report, European Telecommunications Standards Institute, ETSI, 2016. Online, visitado el 13-Agosto-2016.
- [8] Manavi F. and Shayan Y.R. Implementation of an ofdm modem for the physical layer of ieee 802.lla standard based on xilinx virtex-li fpga. 0-7803-8255-2/042004IEEE, 2004.



- [9] Sabih H. Gerez. Implementation of Digital Signal Processing:Some Background on GFSK Modulation. University of Twente, Department of Electrical Engineering, 2016.
- [10] GNU Radio. GNU Radio Manual and C++ API Reference, 3.7.10.1 edition. Online, visitado el 28-Junio-2016.
- [11] European Telecommunications Standards Institute. Digital radio mondiale (drm); system specification. Standar, ETSI, 2014.
- [12] Mangala J. and Manikandan J. Fpga implementation of reconfigurable modulation system. *International Conference on Advances in Computing, Communications and Informatics*, pages 493–500, August 2015.
- [13] Linear Technology Corporation. Quad 16-Bit Rail-to-Rail DACs in 16-Lead SSOP.
- [14] Hina Malik, D.R Rotake, and Mamta Mahajan. Design and implementation of bpsk modulator and demodulator using vhdl. *Journal of Electronics and Communication Enineering*, 9(3):98–105, May 2014.
- [15] Federico Miyara. *FILTROS ACTIVOS*. Universidad Nacional de Rosario, 2004.
- [16] NooElec. Hoja de datos del ham it up v1.3 rf upconverter for software defined radio. http://www.nooelec.com/store/ham-it-up.html, 2016. Online, visitado el 18-Marzo-2016.
- [17] Institute of Electrical and Electronics Engineers. Standard definition of terms of antennas. Standar, IEEE, 1983.
- [18] Institute of Electrical and Electronics Engineers. Vhdl language reference manual. Standar, IEEE, 2002.
- [19] S.O. Popescu, A.S. Gontean, and D. Ianchis. Qpsk modulator on fpga. In IEEE 9th International Symposium on Intelligent Systems and Informatics, pages 359–364, "Subotica, Serbia", September 2011.
- [20] GNU Radio. Dcoumentación de gnu radio. http://gnuradio.org/ redmine/projects/gnuradio/wiki, 2016. Online, visitado el 14-Enero-2016.



- [21] S. Rejaram and R. Gayathre. Fpga implementation of digital modulation schemes. *International Conference on Innovations in Engineering and Technology (ICIET)*, 3(3):1526–1531, March 2014.
- [22] RTL-SDR. Hoja de datos del rtl-sdr 2832u. http://www.rtl-sdr.com/buy-rtl-sdr-dvb-t-dongles/, 2016. Online, visitado el 18-Diciembre-2015.
- [23] Hemant Kumar Sharma, Sanjay P. Sood, and Balwinder Singh. Design of cofdm transeiver using vhdl. *International Journal of Computer Applications*, 5(7):11–15, August 2010.
- [24] Bernard Sklar. Digital communications. Prentice Hall, 2001.
- [25] Masaaki Tanio, Shinichi Hori, Noriaki Tawa, Tomoyuki Yamase, and Kazuaki Kunihiro. An fpga-based-all-digital transmitter with 28-ghz time-interveled delta-sigma modulation. *NEC Corporation*, *Japan*, May 2016.
- [26] Teledyne Microwave Solutions. AC557.
- [27] Tocci and Widmer. Sistemas digitales: principios y aplicaciones. Pearson Educación, 2003.
- [28] Roberto Togneri and Christopher J.S deSilva. Fundamentals of information theory and coding design. Chapman and Hall, 2003.
- [29] Wayne Tomasi. Sistemas de comunicaciones electrónicas. Pearson Educación, 2003.
- [30] Jay Vasani, Tejinder Kumar, Rajkumar Nagpal, Mehul Naik, and Rakesh Malik. "baseband ofdm physical layer implementation on fpga using system vue". In *IEEE WiSPNET 2016 conference*, pages 967–972, March 2016.
- [31] Constantino Pérez Vega. Fundamentos de televisión analógica y digital. Universidad de Cantabria, 2003.
- [32] Xilinx Inc. Spartan-3E Starter Kit Board User Guide, 2006.
- [33] Robert Togneri y Christopher J.S. deSilva. Fundamentals of Information Theory and Coding Design. Boca Raton, Fla. Chapman y Hall/CRC, 2003 edition, 2003.



[34] Marcos Faúndez Zanuy. Sistemas de Comunicaciones. Marcombo Boixareu, Barcelona, 2001.

